ZHCSRW1C February   2023  – June 2024 AM69 , AM69A

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      10
      2.      11
    3. 5.3 信号说明
      1.      13
      2. 5.3.1  ADC
        1. 5.3.1.1 MCU 域
          1.        16
          2.        17
          3.        18
      3. 5.3.2  DDRSS
        1. 5.3.2.1 MAIN 域
          1.        21
          2.        22
          3.        23
          4.        24
      4. 5.3.3  GPIO
        1. 5.3.3.1 MAIN 域
          1.        27
        2. 5.3.3.2 WKUP 域
          1.        29
      5. 5.3.4  I2C
        1. 5.3.4.1 MAIN 域
          1.        32
          2.        33
          3.        34
          4.        35
          5.        36
          6.        37
          7.        38
        2. 5.3.4.2 MCU 域
          1.        40
          2.        41
        3. 5.3.4.3 WKUP 域
          1.        43
      6. 5.3.5  I3C
        1. 5.3.5.1 MCU 域
          1.        46
      7. 5.3.6  MCAN
        1. 5.3.6.1 MAIN 域
          1.        49
          2.        50
          3.        51
          4.        52
          5.        53
          6.        54
          7.        55
          8.        56
          9.        57
          10.        58
          11.        59
          12.        60
          13.        61
          14.        62
          15.        63
          16.        64
          17.        65
          18.        66
        2. 5.3.6.2 MCU 域
          1.        68
          2.        69
      8. 5.3.7  MCSPI
        1. 5.3.7.1 MAIN 域
          1.        72
          2.        73
          3.        74
          4.        75
          5.        76
          6.        77
          7.        78
        2. 5.3.7.2 MCU 域
          1.        80
          2.        81
      9. 5.3.8  UART
        1. 5.3.8.1 MAIN 域
          1.        84
          2.        85
          3.        86
          4.        87
          5.        88
          6.        89
          7.        90
          8.        91
          9.        92
          10.        93
        2. 5.3.8.2 MCU 域
          1.        95
        3. 5.3.8.3 WKUP 域
          1.        97
      10. 5.3.9  MDIO
        1. 5.3.9.1 MAIN 域
          1.        100
          2.        101
        2. 5.3.9.2 MCU 域
          1.        103
      11. 5.3.10 UFS
        1. 5.3.10.1 MAIN 域
          1.        106
      12. 5.3.11 CPSW2G
        1. 5.3.11.1 MAIN 域
          1.        109
        2. 5.3.11.2 MCU 域
          1.        111
      13. 5.3.12 SGMII
        1. 5.3.12.1 MAIN 域
          1.        114
      14. 5.3.13 ECAP
        1. 5.3.13.1 MAIN 域
          1.        117
          2.        118
          3.        119
      15. 5.3.14 EQEP
        1. 5.3.14.1 MAIN 域
          1.        122
          2.        123
          3.        124
      16. 5.3.15 EPWM
        1. 5.3.15.1 MAIN 域
          1.        127
          2.        128
          3.        129
          4.        130
          5.        131
          6.        132
          7.        133
      17. 5.3.16 USB
        1. 5.3.16.1 MAIN 域
          1.        136
      18. 5.3.17 显示端口
        1. 5.3.17.1 MAIN 域
          1.        139
      19. 5.3.18 PCIE
        1. 5.3.18.1 MAIN 域
          1.        142
      20. 5.3.19 SERDES
        1. 5.3.19.1 MAIN 域
          1.        145
          2.        146
          3.        147
          4.        148
      21. 5.3.20 DSI
        1. 5.3.20.1 MAIN 域
          1.        151
          2.        152
      22. 5.3.21 CSI
        1. 5.3.21.1 MAIN 域
          1.        155
          2.        156
          3.        157
      23. 5.3.22 MCASP
        1. 5.3.22.1 MAIN 域
          1.        160
          2.        161
          3.        162
          4.        163
          5.        164
      24. 5.3.23 DMTIMER
        1. 5.3.23.1 MAIN 域
          1.        167
        2. 5.3.23.2 MCU 域
          1.        169
      25. 5.3.24 CPTS
        1. 5.3.24.1 MAIN 域
          1.        172
        2. 5.3.24.2 MCU 域
          1.        174
      26. 5.3.25 DSS
        1. 5.3.25.1 MAIN 域
          1.        177
      27. 5.3.26 GPMC
        1. 5.3.26.1 MAIN 域
          1.        180
      28. 5.3.27 MMC
        1. 5.3.27.1 MAIN 域
          1.        183
          2.        184
      29. 5.3.28 OSPI
        1. 5.3.28.1 MCU 域
          1.        187
          2.        188
      30. 5.3.29 Hyperbus
        1. 5.3.29.1 MCU 域
          1.        191
      31. 5.3.30 仿真和调试
        1. 5.3.30.1 MAIN 域
          1.        194
          2.        195
      32. 5.3.31 系统和其他
        1. 5.3.31.1 启动模式配置
          1.        198
        2. 5.3.31.2 时钟
          1.        200
          2.        201
        3. 5.3.31.3 系统
          1.        203
          2.        204
        4. 5.3.31.4 EFUSE
          1.        206
        5. 5.3.31.5 VMON
          1.        208
      33. 5.3.32 电源
        1.       210
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  通电时间 (POH) 限制
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  电气特性
      1. 6.6.1  I2C 开漏失效防护 (I2C OD FS) 电气特性
      2. 6.6.2  失效防护复位（FS 复位）电气特性
      3. 6.6.3  HFOSC/LFOSC 电气特性
      4. 6.6.4  eMMCPHY 电气特性
      5. 6.6.5  SDIO 电气特性
      6. 6.6.6  CSI2/DSI D-PHY 电气特性
      7. 6.6.7  ADC12B 电气特性
      8. 6.6.8  LVCMOS 电气特性
      9. 6.6.9  USB2PHY 电气特性
      10. 6.6.10 串行器/解串器 2-L-PHY/4-L-PHY 电气特性
      11. 6.6.11 UFS M-PHY 电气特性
      12. 6.6.12 eDP/DP AUX-PHY 电气特性
      13. 6.6.13 DDR0 电气特性
    7. 6.7  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 OTP 电子保险丝编程的建议运行条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8  热阻特性
      1. 6.8.1 ALY 封装的热阻特性
      2. 6.8.2 AND 封装的热阻特性
    9. 6.9  温度传感器特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源时序控制
        1. 6.10.2.1 电源压摆率要求
        2. 6.10.2.2 组合式 MCU 域和 Main 域上电时序
        3. 6.10.2.3 组合式 MCU 域和 Main 域下电时序
        4. 6.10.2.4 隔离式 MCU 域和 Main 域上电时序
        5. 6.10.2.5 隔离式 MCU 域和 Main 域下电时序
        6. 6.10.2.6 独立的 MCU 域和 Main 域，仅 MCU 时序的进入和退出
        7. 6.10.2.7 独立的 MCU 域和 Main 域，DDR 保持状态的进入和退出
        8. 6.10.2.8 独立的 MCU 域和 Main 域，GPIO 保持时序的进入和退出
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规格
        1. 6.10.4.1 输入和输出时钟/振荡器
          1. 6.10.4.1.1 WKUP_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 WKUP_OSC0 LVCMOS 数字时钟源
          3. 6.10.4.1.3 辅助 OSC1 内部振荡器时钟源
            1. 6.10.4.1.3.1 负载电容
            2. 6.10.4.1.3.2 并联电容
          4. 6.10.4.1.4 辅助 OSC1 LVCMOS 数字时钟源
          5. 6.10.4.1.5 未使用辅助 OSC1
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 模块和外设时钟频率
      5. 6.10.5 外设
        1. 6.10.5.1  ATL
          1. 6.10.5.1.1 ATL_PCLK 时序要求
          2. 6.10.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.10.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.10.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.10.5.2  CPSW2G
          1. 6.10.5.2.1 CPSW2G MDIO 接口时序
          2. 6.10.5.2.2 CPSW2G RMII 时序
            1. 6.10.5.2.2.1 CPSW2G RMII[x]_REF_CLK 时序要求 - RMII 模式
            2. 6.10.5.2.2.2 CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 - RMII 模式
            3. 6.10.5.2.2.3 CPSW2G RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式
          3. 6.10.5.2.3 CPSW2G RGMII 时序
            1. 6.10.5.2.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.2.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 的 CPSW2G 时序要求 - RGMII 模式
            3. 6.10.5.2.3.3 CPSW2G RGMII[x]_TXC 开关特性 - RGMII 模式
            4. 6.10.5.2.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式
        3. 6.10.5.3  CSI-2
        4. 6.10.5.4  DDRSS
        5. 6.10.5.5  DSS
        6. 6.10.5.6  eCAP
          1. 6.10.5.6.1 eCAP 的时序要求
          2. 6.10.5.6.2 eCAP 的开关特性
        7. 6.10.5.7  EPWM
          1. 6.10.5.7.1 eHRPWM 的时序要求
          2. 6.10.5.7.2 eHRPWM 的开关特性
        8. 6.10.5.8  eQEP
          1. 6.10.5.8.1 eQEP 的时序要求
          2. 6.10.5.8.2 eQEP 的开关特性
        9. 6.10.5.9  GPIO
          1. 6.10.5.9.1 GPIO 时序要求
          2. 6.10.5.9.2 GPIO 开关特性
        10. 6.10.5.10 GPMC
          1. 6.10.5.10.1 GPMC 和 NOR 闪存 - 同步模式
            1. 6.10.5.10.1.1 GPMC 和 NOR 闪存时序要求 - 同步模式
            2. 6.10.5.10.1.2 GPMC 和 NOR 闪存开关特性 - 同步模式
          2. 6.10.5.10.2 GPMC 和 NOR 闪存 - 异步模式
            1. 6.10.5.10.2.1 GPMC 和 NOR 闪存时序要求 - 异步模式
            2. 6.10.5.10.2.2 GPMC 和 NOR 闪存开关特性 - 异步模式
          3. 6.10.5.10.3 GPMC 和 NAND 闪存 - 异步模式
            1. 6.10.5.10.3.1 GPMC 和 NAND 闪存时序要求 - 异步模式
            2. 6.10.5.10.3.2 GPMC 和 NAND 闪存开关特性 - 异步模式
          4. 6.10.5.10.4 GPMC0 IOSET
        11. 6.10.5.11 HyperBus
          1. 6.10.5.11.1 HyperBus 的时序要求
          2. 6.10.5.11.2 HyperBus 166MHz 开关特性
          3. 6.10.5.11.3 HyperBus 100MHz 开关特性
        12. 6.10.5.12 I2C
        13. 6.10.5.13 I3C
        14. 6.10.5.14 MCAN
        15. 6.10.5.15 MCASP
        16. 6.10.5.16 MCSPI
          1. 6.10.5.16.1 MCSPI - 控制器模式
          2. 6.10.5.16.2 MCSPI - 外设模式
        17. 6.10.5.17 MMCSD
          1. 6.10.5.17.1 MMC0 - eMMC 接口
            1. 6.10.5.17.1.1 旧 SDR 模式
            2. 6.10.5.17.1.2 高速 SDR 模式
            3. 6.10.5.17.1.3 高速 DDR 模式
            4. 6.10.5.17.1.4 HS200 模式
            5. 6.10.5.17.1.5 HS400 模式
          2. 6.10.5.17.2 MMC1/2 - SD/SDIO 接口
            1. 6.10.5.17.2.1 默认速度模式
            2. 6.10.5.17.2.2 高速模式
            3. 6.10.5.17.2.3 UHS-I SDR12 模式
            4. 6.10.5.17.2.4 UHS-I SDR25 模式
            5. 6.10.5.17.2.5 UHS-I SDR50 模式
            6. 6.10.5.17.2.6 UHS-I DDR50 模式
            7. 6.10.5.17.2.7 UHS-I SDR104 模式
        18. 6.10.5.18 CPTS
          1. 6.10.5.18.1 CPTS 时序要求
          2. 6.10.5.18.2 CPTS 开关特性
        19. 6.10.5.19 OSPI
          1. 6.10.5.19.1 OSPI0 PHY 模式
            1. 6.10.5.19.1.1 带数据训练的 OSPI
              1. 6.10.5.19.1.1.1 OSPI 开关特性 - 数据训练
            2. 6.10.5.19.1.2 无数据训练的 OSPI
              1. 6.10.5.19.1.2.1 OSPI 时序要求 - SDR 模式
              2. 6.10.5.19.1.2.2 OSPI 开关特性 - SDR 模式
              3. 6.10.5.19.1.2.3 OSPI 时序要求 - DDR 模式
              4. 6.10.5.19.1.2.4 OSPI 开关特性 - DDR 模式
          2. 6.10.5.19.2 OSPI0 Tap 模式
            1. 6.10.5.19.2.1 OSPI0 Tap SDR 时序
            2. 6.10.5.19.2.2 OSPI0 Tap DDR 时序
        20. 6.10.5.20 OLDI
          1. 6.10.5.20.1 OLDI 开关特性
        21. 6.10.5.21 PCIE
        22. 6.10.5.22 计时器
          1. 6.10.5.22.1 计时器的时序要求
          2. 6.10.5.22.2 计时器的开关特性
        23. 6.10.5.23 UART
          1. 6.10.5.23.1 UART 的时序要求
          2. 6.10.5.23.2 UART 开关特性
        24. 6.10.5.24 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 布线
        2. 6.10.6.2 JTAG
          1. 6.10.6.2.1 JTAG 电气数据和时序
            1. 6.10.6.2.1.1 JTAG 时序要求
            2. 6.10.6.2.1.2 JTAG 开关特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 处理器子系统
      1. 7.3.1 Arm Cortex-A72
      2. 7.3.2 Arm Cortex-R5F
      3. 7.3.3 DSP C71x
    4. 7.4 加速器和协处理器
      1. 7.4.1 GPU
      2. 7.4.2 VPAC
      3. 7.4.3 DMPAC
    5. 7.5 其他子系统
      1. 7.5.1 MSMC
      2. 7.5.2 NAVSS
        1. 7.5.2.1 NAVSS0
        2. 7.5.2.2 MCU_NAVSS
      3. 7.5.3 PDMA 控制器
      4. 7.5.4 电源
      5. 7.5.5 外设
        1. 7.5.5.1  ADC
        2. 7.5.5.2  ATL
        3. 7.5.5.3  CSI
          1. 7.5.5.3.1 摄像头流媒体接口接收器 (CSI_RX_IF) 和 MIPI DPHY 接收器 (DPHY_RX)
          2. 7.5.5.3.2 摄像头流媒体接口发送器 (CSI_TX_IF)
        4. 7.5.5.4  CPSW2G
        5. 7.5.5.5  CPSW9G
        6. 7.5.5.6  DCC
        7. 7.5.5.7  DDRSS
        8. 7.5.5.8  DSS
          1. 7.5.5.8.1 DSI
          2. 7.5.5.8.2 eDP
        9. 7.5.5.9  eCAP
        10. 7.5.5.10 EPWM
        11. 7.5.5.11 ELM
        12. 7.5.5.12 ESM
        13. 7.5.5.13 eQEP
        14. 7.5.5.14 GPIO
        15. 7.5.5.15 GPMC
        16. 7.5.5.16 Hyperbus
        17. 7.5.5.17 I2C
        18. 7.5.5.18 I3C
        19. 7.5.5.19 MCAN
        20. 7.5.5.20 MCASP
        21. 7.5.5.21 MCRC 控制器
        22. 7.5.5.22 MCSPI
        23. 7.5.5.23 MMC/SD
        24. 7.5.5.24 OSPI
        25. 7.5.5.25 PCIE
        26. 7.5.5.26 串行器/解串器
        27. 7.5.5.27 WWDT
        28. 7.5.5.28 计时器
        29. 7.5.5.29 UART
        30. 7.5.5.30 USB
        31. 7.5.5.31 UFS
  9. 8 应用、实施和布局
  10. 9 器件连接和布局基本准则
    1. 9.1 电源去耦和大容量电容
      1. 9.1.1 配电网络实施指南
    2. 9.2 外部振荡器
    3. 9.3 JTAG 和 EMU
    4. 9.4 复位
    5. 9.5 未使用的引脚
    6. 9.6 JacintoTM 7 器件硬件设计指南
  11. 10外设和接口的相关设计信息
    1. 10.1 LPDDR4 电路板设计和布局布线指南
    2. 10.2 OSPI 和 QSPI 电路板设计和布局指南
      1. 10.2.1 无环回和内部焊盘环回
      2. 10.2.2 外部电路板环回
      3. 10.2.3 DQS（仅适用于八路闪存器件）
    3. 10.3 USB VBUS 设计指南
    4. 10.4 使用 VMON/POK 的系统电源监测设计指南
    5. 10.5 高速差分信号布线指南
    6. 10.6 散热解决方案指导
  12. 11器件和文档支持
    1. 11.1 器件命名规则
      1. 11.1.1 标准封装编号法
      2. 11.1.2 器件命名约定
    2. 11.2 工具与软件
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ALY|1414
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.10.3.1 复位时序

本节中提供的表和图定义了复位相关信号的时序要求和开关特性。

表 6-6 MCU_PORz 时序要求 请参阅图 6-10
编号 最小值典型值最大值单位
RST1th(MCUD_SUPPLIES_VALID - MCU_PORz)保持时间，在所有 MCU 域电源有效之后 MCU_PORz 在上电时有效（低电平）（使用外部晶体）N + 1200(2)9500000ns
RST2保持时间，在所有 MCU 域电源(1) 有效且外部时钟稳定之后 MCU_PORz 在上电时有效（低电平）（使用外部 LVCMOS 振荡器）1200ns
RST3tw(MCU_PORzL)最小脉冲宽度，在上电之后 MCU_PORz 为低电平（不移除电源或系统基准时钟 MCU_OSC0_XI/XO）1200ns
(1) 有关 MCU 域电源的定义，请参阅节 6.10.2.2组合式 MCU 域和 Main 域上电时序。
(2) N = 振荡器启动时间
AM69A AM69 MCU_PORz 时序要求图 6-10 MCU_PORz 时序要求
表 6-7 PORz 时序要求 请参阅图 6-11
编号最小值最大值单位
RST4th(MAIND_SUPPLIES_VALID - PORz)保持时间，在所有 MAIN 域电源(1) 有效之后 PORz 在上电时有效（低电平）1200ns
RST5tw(PORzL)最小脉冲宽度，在上电之后 PORz 为低电平1200ns
(1) 有关 MAIN 域电源的定义，请参阅节 6.10.2.2组合式 MCU 域和 Main 域上电时序。
AM69A AM69 PORz 时序要求图 6-11 PORz 时序要求
表 6-8 MCU_PORz 启动；MCU_PORz_OUT、PORz_OUT、MCU_RESETSTATz 和 RESETSTATz 开关特性 请参阅图 6-12
编号参数模式最小值最大值单位
RST6td(MCU_PORzL-MCU_PORz_OUTL)延迟时间，MCU_PORz 有效（低电平）到 MCU_PORz_OUT 有效（低电平）0ns
RST7td(MCU_PORzH-MCU_PORz_OUTH)延迟时间，MCU_PORz 无效（高电平）到 MCU_PORz_OUT 无效（高电平）0ns
RST8td(MCU_PORzL-PORz_OUTL)延迟时间，MCU_PORz 有效（低电平）到 PORz_OUT 有效（低电平）0ns
RST9td(MCU_PORzH-PORz_OUTH)延迟时间，MCU_PORz 无效（高电平）到 PORz_OUT 无效（高电平）1500ns
RST10td(MCU_PORzL-MCU_RESETSTATzL)延迟时间，MCU_PORz 有效（低电平）到 MCU_RESETSTATz 有效（低电平）0ns
RST11td(MCU_PORzH-MCU_RESETSTATzH)延迟时间，MCU_PORz 无效（高电平）到 MCU_RESETSTATz 无效（高电平）POST
旁路		12000*S(1)ns
RST12td(MCU_PORzL-RESETSTATzL)延迟时间，MCU_PORz 有效（低电平）到 RESETSTATz 有效（低电平）0ns
RST13td(MCU_PORzH-RESETSTATzH)延迟时间，MCU_PORz 无效（高电平）到 RESETSTATz 无效（高电平）14500*S(1)ns
RST14tw(MCU_PORz_OUTL)最小脉冲宽度，MCU_PORz_OUT 有效（低电平）1200ns
RST15tw(PORz_OUTL)最小脉冲宽度，PORz_OUT 低电平2550ns
RST16tw(MCU_RESETSTATzL)最小脉冲宽度，MCU_RESETSTATz 低电平3900*S(1)ns
RST17tw(RESETSTATzL)最小脉冲宽度，RESETSTATz 低电平2650*S(1)ns
(1) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 MCU_PORz 启动；MCU_PORz_OUT、PORz_OUT、MCU_RESETSTATz 和 RESETSTATz 开关特性图 6-12 MCU_PORz 启动；MCU_PORz_OUT、PORz_OUT、MCU_RESETSTATz 和 RESETSTATz 开关特性
表 6-9 PORz 启动；PORz_OUT 和 RESETSTATz 开关特性 请参阅图 6-13
编号参数模式最小值最大值单位
RST18td(PORzL-PORz_OUTL)延迟时间，PORz 有效（低电平）到 PORz_OUT 有效（低电平）POR_RST_ISO_DONE_Z
的软件控制		T(1) 
CTRLMMR_WKUP_POR_RST
_CTRL[0].POR_RST_ISO_
DONE_Z = 0		0ns
RST19td(PORzH-PORz_OUTH)延迟时间，PORz 有效（高电平）到 PORz_OUT 有效（高电平）1300 ns
RST20td(PORzL-RESETSTATzL)延迟时间，PORz 有效（低电平）到 RESETSTATz 有效（低电平）T(1) 
CTRLMMR_WKUP_POR_RST
_CTRL[0].POR_RST_ISO_
DONE_Z = 0		0ns
RST21td(PORzH-RESETSTATzH)延迟时间，PORz 有效（高电平）到 RESETSTATz 有效（高电平）14500*S(2) ns
(1) T = 复位隔离时间（取决于软件）。
(2) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 PORz 启动；PORz_OUT 和 RESETSTATz 开关特性图 6-13 PORz 启动；PORz_OUT 和 RESETSTATz 开关特性
表 6-10 MCU_RESETz 时序要求 请参阅图 6-14
编号最小值最大值单位
RST22tw(MCU_RESETzL)(1)最小脉冲宽度，MCU_RESETz 有效（低电平）1200ns
(1) 仅当所有电源有效且 MCU_PORz 已在指定时间内置为有效后，MCU_RESETz 的时序才有效。
表 6-11 MCU_RESETz 启动；MCU_RESETSTATz 和 RESETSTATz 开关特性 请参阅图 6-14
编号参数最小值最大值单位
RST23td(MCU_RESETzL-MCU_RESETSTATzL)延迟时间，MCU_RESETz 有效（低电平）到 MCU_RESETSTATz 有效（低电平）800 ns
RST24td(MCU_RESETzH-MCU_RESETSTATzH)延迟时间，MCU_RESETz 无效（高电平）到 MCU_RESETSTATz 无效（高电平）3900*S(1) ns
RST25td(MCU_RESETzL-RESETSTATzL)延迟时间，MCU_RESETz 有效（低电平）到 RESETSTATz 有效（低电平）800 ns
RST26td(MCU_RESETzH-RESETSTATzH)延迟时间，MCU_RESETz 无效（高电平）到 RESETSTATz 无效（高电平）3900*S(1) ns
(1) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 MCU_RESETz 启动；MCU_RESETSTATz 和 RESETSTATz 时序要求和开关特性图 6-14 MCU_RESETz 启动；MCU_RESETSTATz 和 RESETSTATz 时序要求和开关特性
表 6-12 RESET_REQz 时序要求 请参阅图 6-15
编号最小值最大值单位
RST27tw(RESET_REQzL)(1)最小脉冲宽度，RESET_REQz 有效（低电平）1200ns
(1) 仅当所有电源有效且 MCU_PORz 已在指定时间内置为有效后，RESET_REQz 的时序才有效。
表 6-13 RESET_REQz 启动；RESETSTATz 开关特性 请参阅图 6-15
编号参数模式最小值最大值单位
RST28td(RESET_REQzL-RESETSTATzL)延迟时间，RESET_REQz 有效（低电平）到 RESETSTATz 有效（低电平）SOC_WARMRST_ISO_DONE_Z
的软件控制		T(1) 
CTRLMMR_WKUP_MAIN_WARM
_RST_CTRL[0].SOC_
WARMRST_ISO_DONE_Z = 0		740ns
RST29td(RESET_REQzH-RESETSTATzH)延迟时间，RESET_REQz 无效（高电平）到 RESETSTATz 无效（高电平）2650*S(2) ns
(1) T = 复位隔离时间（取决于软件）。
(2) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 RESET_REQz 启动；RESETSTATz 时序要求和开关特性图 6-15 RESET_REQz 启动；RESETSTATz 时序要求和开关特性
表 6-14 EMUx 时序要求 请参阅图 6-16
编号 最小值最大值单位
RST30tsu(EMUx-MCU_PORz)建立时间，MCU_PORz 无效（高电平）之前的 EMU[1:0]3*S(1)ns
RST31th(MCU_PORz - EMUx)保持时间，MCU_PORz 无效（高电平）之后的 EMU[1:0]10ns
(1) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 EMUx 时序要求图 6-16 EMUx 时序要求
表 6-15 MCU_BOOTMODE 时序要求 请参阅图 6-17
编号最小值最大值单位
RST32tsu(MCU_BOOTMODE-MCU_PORz_OUT)建立时间，在 MCU_PORz_OUT 高电平之前 MCU_BOOTMODE[09:00]3*S(1)ns
RST33th(MCU_PORz_OUT - MCU_BOOTMODE)保持时间，在 MCU_PORz_OUT 高电平之后 MCU_BOOTMODE[09:00]0ns
(1) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 MCU_BOOTMODE 时序要求图 6-17 MCU_BOOTMODE 时序要求
表 6-16 BOOTMODE 时序要求 请参阅图 6-18
编号 最小值最大值单位
RST34tsu(BOOTMODE-PORz_OUT)建立时间，在 PORz_OUT 高电平之前 BOOTMODE[7:0]3*S(1) ns
RST35th(PORz_OUT - BOOTMODE)保持时间，在 PORz_OUT 高电平之后 BOOTMODE[7:0]0 ns
(1) S = MCU_OSC0_XI/XO 时钟周期。
AM69A AM69 BOOTMODE 时序要求图 6-18 BOOTMODE 时序要求
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |