AMC131M01 包含一个全局斩波模式选项，可将由于内部电路不匹配而导致的器件固有偏移误差和温漂降低到非常低的水平。当通过设置 GLOBAL_CHOP_CFG 寄存器中的 GC_EN 位启用全局斩波模式时，器件使用来自输入极性相反的两次连续内部转换的转换结果来抵消器件失调电压。转换 n 采用正常输入极性。然后器件针对转换 n + 1 反转内部输入极性。两次连续转换（n 和 n + 1、n + 1 和 n + 2，依此类推）的平均值产生最终的失调电压补偿结果。

图 8-17 展示了全局斩波模式实现的方框图。组合的 PGA 和 ADC 内部失调电压建模为 V_OFS。全局斩波模式仅降低该器件固有的失调电压。连接到模拟输入的外部电路中的失调电压不受全局斩波模式的影响。

图 8-17 全局斩波模式实现

全局斩波模式下的转换周期与禁用全局斩波模式时的转换时间不同 (t_DATA = OSR × t_MOD)。图 8-18 展示了使用全局斩波模式的 ADC 的转换时序。

图 8-18 启用全局斩波模式时的转换时序

每次器件交换输入极性时，数字滤波器都会复位。然后，ADC 始终进行三次内部转换以生成一个稳定的全局斩波转换结果。

在交换输入极性后，AMC131M01 在前一个转换周期结束和后续转换周期开始之间提供可编程延迟 (t_{GC_DLY})。该延迟使外部输入电路能够稳定下来，因为斩波开关直接连接到模拟输入。GLOBAL_CHOP_CFG 寄存器中的 GC_DLY[3:0] 位配置输入斩波后的延迟。全局斩波延迟是按照调制器时钟周期来选择的，其范围为 2 至 65,536 个 t_MOD。

可以使用方程式 8 来计算全局斩波模式下的有效转换周期。每次新的全局斩波转换对主机可用时，都会生成 DRDY 下降沿。

全局斩波模式下的转换过程在以下两种情况下重新启动：

• SYNC/RESET 引脚的下降沿
• OSR 设置更改

ADC 复位后第一次转换的转换周期比方程式 8 中提到的所有后续转换的转换周期长得多，因为器件必须首先执行两次完全稳定的内部转换并交换输入极性。可以通过方程式 9 来计算全局斩波模式下首次转换的转换周期。

在给定 OSR 下，使用全局斩波模式可将表 7-1 中列出的 ADC 噪声降低为原来的 1/√2，因为会对两个连续的内部转换求平均值以产生一个全局斩波转换结果。无法在全局斩波模式下测量直流测试信号。