当 AMC131M02 正常运行时，必须在 CLKIN 引脚上持续提供 LVCMOS 时钟。时钟频率可以与功耗模式一起调节，以实现功耗和动态范围之间的权衡。

CLOCK 寄存器中的 PWR[1:0] 位允许将器件配置为两种功耗模式之一：高分辨率 (HR) 或低功耗 (LP) 模式。更改 PWR[1:0] 位可调节内部偏置电流以达到预期的功耗水平。外部时钟频率必须遵循建议运行条件建议运行条件 表中提供的对应于器件的预期功耗模式的指南，以按照规格运行。

必须在 CLKIN 引脚上从外部提供主时钟。如图 8-5 所示，用户可编程时钟分频器对主时钟进行分频以获得内部调制器时钟 (MOD_CLK)。默认情况下，在 CLKIN 引脚上提供的主时钟除以 N_DIV = 2，以生成占空比为 50% 的内部调制器时钟。如表 8-2 所示，可以使用 CLOCK 寄存器中的 CLK_DIV[1:0] 位将分频器比率 N_DIV 更改为值 4、8 和 12。

图 8-5 可编程时钟分频器方框图

内部直流/直流转换器的时钟频率范围必须与调制器时钟同步，以尽量减少干扰。要优化直流/直流转换器内部时钟，调制器时钟的实际频率值必须在器件上电后立即写入 DCDC_CTRL 寄存器。调制器时钟频率是 CLKIN 引脚提供的频率除以所选分频器比率的结果（例如，如果 CLKIN 引脚提供 4MHz 时钟频率，分频器比率设置为 4，则调制器时钟 MOD_CLK 的频率为 1MHz）。必须在 DCDC_CTRL 寄存器中配置正确的调制器时钟频率值（如表 8-3 所示），方法是在启动后立即写入 DCDC_FREQ[3:0] 寄存器位。

以下是一个示例计算：

• 主时钟：f_CLKIN = 8.192MHz
• 分频器比率：N_DIV= 4
• 产生的调制器时钟：f_CLKIN/N_DIV = 2.048MHz
• 调制器时钟频率处于以下范围之内：1.926MHz 至 2.051MHz；请参阅表 8-3
• 所需的 DCDC_FREQ[3:0] 位设置：1000b；请参阅表 8-3