ZHCSQP3B September 2023 – September 2023 AMC131M03
PRODUCTION DATA
表 9-1 列出了使用 AMC131M03 进行设计时面临的常见问题和相应的解决方案。此列表并不全面。
| 问题 | 可能的根本原因 | 可能的解决方案 |
|---|---|---|
| DRDY 引脚以预期频率的一半切换。 | DRDY_FMT 位设置为 1b 并且不读取 ADC 转换数据。FIFO 缓冲区中转换数据的更新会驱动 DRDY 引脚。如果主机未读取转换数据，则 FIFO 缓冲区中的数据每隔一次转换更新一次。此更新会导致 DRDY 引脚以输出数据速率的一半进行切换。有关详细说明，请参阅ADC 输出缓冲器和 FIFO 缓冲器 部分。 | 按照第一次或数据收集暂停后收集数据 部分给出的建议，在每个 DRDY 下降沿后读取数据。 |
| 即使该位已清除，也会在 STATUS 字中设置 F_RESYNC 位。 | SYNC/RESET 引脚被异步切换至 CLKIN。 | SYNC/RESET 引脚用作持续同步检查，而不是转换开始 引脚。有关 SYNC/RESET 引脚预期用法的更多详细信息，请参阅同步 部分。 |
| 相同的 ADC 转换数据在改变前输出多次。 | ADC 不会将数据识别为正在读取，因为并非所有 ADC 通道数据都由主机读取。 | 读取输出数据帧中的所有数据字，包括已禁用通道的数据字。 |
| STATUS 寄存器中的 SEC_FAIL 位会置位，即使次级侧的电源看起来稳定也是如此，例如在 SPI 写入操作之后。 | 向高侧的任何 ADC 配置寄存器写入数据也会设置 SEC_FAIL 位，直到通过隔离栅完成传输。 | 反复读取 STATUS 寄存器中的 SEC_FAIL 位，直到该位清零为 0b，然后再读取 ADC 转换数据。 |