主机可以执行同步，以确保 ADC 转换与外部事件同步。例如，如果时钟上的干扰导致主机和器件不同步，同步可以将数据捕获重新对齐到主机的预期时序。

SYNC/RESET 引脚是一个多功能数字输入引脚，允许主机将转换同步至外部事件或复位器件。有关如何将器件复位的更多详细信息，请参阅 SYNC/RESET 引脚 SYNC/RESET 引脚 部分。

通过向 SYNC/RESET 引脚提供负脉冲并且持续时间小于 t_w(RSL) 但大于 CLKIN 周期，可以触发同步。该器件会在内部将 SYNC/RESET 脉冲的前负边沿与跟踪数据速率的内部时钟进行比较。如果配置为使用相位校准设置 0b 置为有效，则内部数据速率时钟具有与 DRDY 引脚等效的时序。如果 SYNC/RESET 上的负边沿与内部数据速率时钟对齐，则器件被确定为同步，因此不采取任何操作。如果不对齐，器件上的数字滤波器会复位，以便与 SYNC/RESET 脉冲同步。

图 8-21 展示了 OSR = 1024 时向 SYNC/RESET 引脚上施加同步脉冲后的行为。如SINC³ 和 SINC³ + SINC¹ 滤波器 部分所述，由于数字滤波器需要时间稳定，前两个转换结果是不稳定的数据，必须予以忽略。

图 8-21 OSR = 1024 时的同步时序

在全局斩波模式下，转换始终在 SYNC/RESET 引脚的下降沿立即重新启动。

同步期间会保留所有通道上的相位校准设置。因此，具有非零相位校准设置的通道会在同步事件发生后不到一个数据速率周期生成转换结果。但是，直到相应通道至少有三个转换周期使 sinc³ 滤波器稳定后，结果才会稳定。