ZHCSDN9E March 2015 – December 2024 ATL431 , ATL432
PRODUCTION DATA
为了使 ATL43x 能够正常地用作比较器,逻辑输出必须可供逻辑接收器件读取。这是通过了解输入高低电平阈值电压电平(通常表示为 VIH 和 VIL)来实现的。
如图 8-3 中所示,ATL43x 在开环/比较器模式下的输出低电平电压大约为 2V,这已经足够支持部分 ≥ 5V 的供应逻辑。但却无法支持 3.3V 和 1.8V 的供应逻辑。为了适应这种情况,可以在输出端连接一个电阻分压器,以将输出电压衰减到方便低电压逻辑接收器件读取的电压。
由于 ATL43x 采用开路集电极结构,ATL43x 的输出高电压约为电源电压 Vsup。如果 Vsup 远高于接收逻辑的最大输入电压容差,则必须对输出进行衰减,以确保输出逻辑的稳定性。
当在输出端上使用电阻分压器时,务必要使电阻分压器(图 8-2 中的 R1 和 R2)之和远高于 Rsup,以免影响 ATL43x 在关闭时将电压拉近至 Vsup 的能力。