ZHCSJ79D December 2018 – September 2024 AWR1843
PRODUCTION DATA
表 9-1 列出了功能安全合规型器件中可用的主要监测和诊断机制。
| 否 | 特性 | 说明 |
|---|---|---|
| 1 | MSS R4F 内核和关联 VIM 的启动时间 LBIST | 器件架构支持硬件逻辑 BIST (LBIST) 引擎自检控制器 (STC)。该逻辑用于在晶体管级的 MSS R4F CPU 内核和向量中断模块 (VIM) 上提供非常高的诊断覆盖率 (>90%)。 在启动功能安全应用之前，需要由应用程序代码触发 CPU 和 VIM 的 LBIST。CPU 保持在 while 循环中，如果发现故障，则不会继续执行。 |
| 2 | MSS R4F TCM 存储器的启动时间 PBIST | MSS R4F 具有三个紧密耦合存储器 (TCM) 存储器：TCMA、TCMB0 和 TCMB1。器件架构支持一个硬件可编程存储器 BIST (PBIST) 引擎。该逻辑用于在晶体管级别对所实现的 MSS R4F TCM 提供非常高的诊断覆盖率 (March-13n)。 TCM 存储器的 PBIST 在启动时由引导加载程序触发，然后从闪存或外设接口开始下载应用程序。CPU 保持在 while 循环中，如果发现故障，则不会继续执行。 |
| 3 | 用于 MSS R4F TCM 存储器的端到端 ECC | TCM 诊断由单错校正、双错检测 (SECDED) ECC 诊断提供支持。使用一个 8 位代码字来存储通过 64 位数据总线计算的 ECC 数据。ECC 评估由 CPU 内部的 ECC 控制逻辑执行。这种方案在 CPU 和 TCM 间的传输上提供端到端诊断。CPU 可配置为对一位和双位错误条件具有预先确定的响应（忽略或中止生成）。 |
| 4 | MSS R4F TCM 位多路复用 | 逻辑 TCM 字及其关联的 ECC 代码被分开并存储于两个物理 SRAM 组中。这种方案提供一个针对物理 SRAM 组中地址解码故障的固有诊断机制。组寻址中的故障被 CPU 检测为一个 ECC 故障。 此外，实施位多路复用方案，以便所访问的旨在生成一个逻辑 (CPU) 字的位在物理上不相邻。这一机制有助于减少会导致逻辑多位故障的物理多位故障的可能性；相反的它们多表现为多个一位故障。由于 SECDED TCM ECC 能够校正一个逻辑字中的一位故障，因此该机制可提高 TCM ECC 诊断的有效性。 这两个特性都是硬件特性，无法由应用软件启用或禁用。 |
| 5 | 时钟监控器 | 器件架构支持三个数字时钟比较器器件 (DCC) 和一个内部 RCOSC。这些模块提供双重功能 - 时钟检测和时钟监控。 DCCint 用于在引导时检查基准时钟的可用性/范围，否则器件会进入跛行模式（器件仍启动，但使用 10MHz RCOSC 时钟源。这提供了调试功能）。DCCint 仅由引导加载程序在引导期间使用。它会在 APLL 启用并锁定后被禁用。 DCC1 专用于 APLL 锁定检测监控，将 APLL 输出分频版本与器件的基准输入时钟进行比较。最初（在配置 APLL 之前），DCC1 由引导加载程序用于根据内部 RCOSC 时钟源识别基准输入时钟的精确频率。DCC1 的故障检测会使器件进入跛行模式。 DCC2 模块是一个可供用户软件使用的模块。从详细规格中给出的时钟选项列表中，可以比较任意两个时钟。一个使用示例是将 CPU 时钟与基准或内部 RCOSC 时钟源进行比较。故障检测通过错误信令模块 (ESM) 向 MSS R4F CPU 指示。 |
| 7 | 用于 MSS R4F 的 RTI/WD | 器件架构支持使用在实时中断 (RTI) 模块中实现的内部看门狗。内部看门狗有两个运行模式：数字式看门狗 (DWD) 和数字窗口模式看门狗 (DWWD)。这两种运行模式是互斥的；设计人员可以选择使用其中一种模式，但不能同时使用这两种模式。 在检测到故障时，看门狗可以发出内部（热）系统复位或者 CPU 不可屏蔽中断。 看门狗由引导加载程序于启动时在 DWD 模式下启用，以跟踪启动过程。当应用程序代码获得控制权后，可以根据具体的客户要求再次配置看门狗以获得所需的模式和时序。 |
| 8 | MSS R4F 的 MPU | Cortex-R4F CPU 包含一个 MPU。MPU 逻辑可被用于提供器件内存中软件任务的空间分离。Cortex-R4F MPU 支持 12 个区域。根据每一个任务的需求，操作系统控制 MPU 并改变 MPU 设置。违反一个已设置的内存保护策略会导致一个 CPU 异常中断。 |
| 9 | 用于外设接口 SRAM 的 PBIST - SPI、CAN | 器件架构还支持用于外设 SRAM 的硬件可编程存储器 BIST (PBIST) 引擎。 用于外设 SRAM 存储器的 PBIST 可由应用触发。用户能够根据可分配给 PBIST 诊断的执行时间，选择在一个 SRAM 或者一组 SRAM 上运行 PBIST。PBIST 测试会破坏存储器中的内容，正因如此，此测试通常只在启动时运行。但是，如果外设通信受到阻碍，用户可随时自由地启动测试。 PBIST 检测到的任何故障会导致一个在 PBIST 状态寄存中标示出的错误。 |
| 10 | 用于外设接口 SRAM 的 ECC - SPI、CAN | 外设接口 SRAM 诊断由单错校正、双错检测 (SECDED) ECC 诊断提供支持。当检测到一位或双位错误时，将通过 ESM（错误信令模块）通知 MSS R4F。这一特性在复位后被禁用。软件必须在外设和 ESM 模块中配置和启用此特性。ECC 故障（一位纠正和双位不可纠正的错误情况）通过 ESM 模块作为中断报告给 MSS R4F。 |
| 11 | 用于主 SS 外设的配置寄存器保护 | 所有主 SS 外设（SPI、CAN、I2C、DMA、RTI/WD、DCC、IOMUX 等）均通过外设中心资源 (PCR) 进行互连。这提供了两种可以限制对外设的访问的诊断机制。根据 PCR 中的外设芯片选择，外设可被时钟选通。这可用于禁用未使用的特性，使得这些特性无法产生干扰。此外，可对每一个外设芯片选择进行编程以限制基于事务处理优先级的访问。这一特性可用于将对于全部外设的访问限于特许操作系统代码。 复位后，这些诊断机制被禁用。软件必须配置并启用这些机制。保护违规还会生成错误，导致 MSS R4F 中止或对其他外设（例如 DMA）的错误响应。 |
| 12 | 循环冗余校验 - 主 SS | 器件架构支持主 SS 上的硬件 CRC 引擎实现以下多项式。
|
| 13 | 用于 DMA 的 MPU | 器件架构支持在主 SS DMA 上使用 MPU。MPU 检测到的故障通过 ESM 作为中断报告给 MSS R4F CPU 内核。 DSPSS 的高性能 EDMA 还包括读取和写入端口上的 MPU。EDMA MPU 支持 8 个区域。MPU 检测到的故障通过本地 ESM 作为中断报告给 DSP 内核。 |
| 14 | BIST R4F 内核和关联 VIM 的启动时间 LBIST | 器件架构支持硬件逻辑 BIST (LBIST)，甚至对于 BIST R4F 内核和关联的 VIM 模块也是如此。该逻辑在 BIST R4F CPU 内核和 VIM 上提供非常高的诊断覆盖率 (>90%)。 这由 MSS R4F 引导加载程序在引导时触发，如果检测到故障，则不会继续进行。 |
| 15 | BIST R4F TCM 存储器的启动时间 PBIST | 器件架构支持适用于 BIST R4F TCM 的硬件可编程存储器 BIST (PBIST) 引擎，可在 BIST R4F TCM 上提供非常高的诊断覆盖率 (March-13n)。 PBIST 由 MSS R4F 引导加载程序在引导时触发，如果检测到故障，则不会继续进行。 |
| 16 | 用于 BIST R4F TCM 存储器的端到端 ECC | BIST R4F TCM 诊断由单错校正、双错检测 (SECDED) ECC 诊断提供支持。一位错误传送到 BIST R4FCPU，而双位错误作为中断传送到 MSS R4F，以便应用程序代码意识到这一点并采取适当的操作。 |
| 17 | BIST R4F TCM 位多路复用 | 逻辑 TCM 字及其关联的 ECC 代码被分开并存储于两个物理 SRAM 组中。该方案为物理 SRAM 组中的地址解码故障提供了固有的诊断机制，并有助于降低物理多位故障导致逻辑多位故障的可能性。 |
| 18 | 用于 BIST R4F 的 RTI/WD | 器件架构支持适用于 BIST R4F 的内部看门狗。超时情况通过中断报告给 MSS R4F，其余部分留给应用程序代码，以便进行 BIST SS 的软件复位或器件的热复位，使其脱离故障情况。 |
| 19 | L1P、L1D、L2 和 L3 存储器的启动时间 PBIST | 器件架构支持适用于 DSPSS 的 L1P、L1D、L2 和 L3 存储器的硬件可编程存储器 BIST (PBIST) 引擎，可提供非常高的诊断覆盖率 (March-13n)。 PBIST 由 MSS R4F 引导加载程序在引导时触发，如果检测到故障，则不会继续进行。 |
| 20 | L1P 上的奇偶校验 | 器件架构支持对 DSP 的 L1P 存储器进行奇偶校验诊断。奇偶校验错误会作为中断报告给 CPU。 注意：L1D 存储器不在奇偶校验或 ECC 覆盖范围内，需要由应用级诊断覆盖。 |
| 21 | 针对 DSP L2 存储器的 ECC | 器件架构支持对 DSP 的 L2 存储器执行奇偶校验单错校正、双错检测 (SECDED) ECC 诊断。L2 存储器是统一的 256KB 存储器，用于存储 DSP 的程序和数据部分。一个 12 位代码字用于存储在 256 位数据总线上计算出的 ECC 数据（逻辑指令提取大小）。用于 L2 访问的 ECC 逻辑位于 DSP 中，由 DSP 内部的 ECC 控制逻辑进行评估。这种方案在 DSP 和 L2 间的传输上提供端到端诊断。L2 上还提供字节对齐奇偶校验机制来处理数据部分。 |
| 22 | 雷达数据立方体 (L3) 存储器上的 ECC | L3 存储器在器件中用作雷达数据部分。器件架构支持对 L3 存储器的单错校正、双错检测 (SECDED) ECC 诊断。使用一个 8 位代码字来存储通过 64 位数据总线计算的 ECC 数据。 ECC 逻辑的故障检测通过 ESM 作为中断报告给 MSS R4F CPU 内核。 |
| 23 | 用于 DSP 内核的 RTI/WD | 器件架构支持使用在实时中断 (RTI) 模块中实现的 BIST R4F 内部看门狗 — 与主 SS 中使用的模块相同的复制。该模块支持与用于 MSS/BIST R4F 的 RTI/WD 相同的功能。 该看门狗由客户应用程序代码启用，超时情况通过中断报告给 MSS R4F，其余部分留给应用程序代码，以便进行 DSP SS 的软件复位或器件的热复位，使其脱离故障情况。 |
| 24 | 用于 DSP 子系统的 CRC | 架构支持器件 DSPSS 上的专用硬件 CRC 实现以下多项式。
|
| 25 | 适用于 DSP 的 MPU | 器件架构支持用于 DSP 存储器存取的 MPU（L1D、L1P 和 L2）。L2 存储器对于 L1P 和 L1D 分别支持 64 个区域和 16 个区域。MPU 的故障检测作为中止信号报告给 DSP 内核。 |
| 26 | 温度传感器 | 器件架构支持在整个器件上使用各种温度传感器（紧挨着高耗电模块，如 PA、DSP 等），这些传感器在帧间周期内受到监控。(1) |
| 27 | Tx 功率监测器 | 器件架构支持在 Tx 输出端使用功率检测器。(2) |
| 28 | 错误信令 错误输出 |
当诊断检测到一个故障，这个错误必须被标出。器件架构使用一个称为错误信令模块 (ESM) 的外设逻辑电路来收集来自内部监测/诊断机制的故障指示。ESM 提供了一些机制来将错误按照严重性分类并提供可编程错误响应。 ESM 模块由客户应用代码配置，并且可以启用或屏蔽特定的错误信号，以便为 MSS R4F CPU 生成中断（低/高优先级）。 器件支持 Nerror 输出信号 (IO)，可从外部监测此信号，以识别设计中不由 R4F 处理的任何类型的高严重性故障。 |
| 29 | 合成器（线性调频脉冲）频率监测器 | 通过对时钟周期进行计数（分频）并与理想的频率斜升进行比较来监视合成器的频率斜升。检测并报告超过特定阈值的过量频率误差（如果有）。 |
| 30 | TX 端口的焊球破裂检测（TX 焊球破裂监测器） | 器件架构支持基于器件 TX 输出端阻抗测量的焊球破裂检测机制，以检测和报告任何指示焊球破裂的较大偏差。 监测由在 BIST R4F 上运行的 TI 代码执行，并通过邮箱将故障报告给 MSS R4F。 这完全由客户软件根据来自 BIST R4F 的消息决定采取适当的操作。 |
| 31 | RX 环回测试 | 内置 TX 到 RX 环回功能，可检测 RX 路径中的故障，包括增益、RX 间平衡等。 |
| 32 | IF 环回测试 | 内置中频（方波）测试音输入，用于监控 IF 滤波器的频率响应并检测故障。 |
| 33 | RX 饱和检测 | 用于检测由于过量的输入信号电平和/或干扰而导致的 ADC 饱和。 |
| 34 | DSP 内核的启动时间 LBIST | 器件支持 DSP 内核的启动时间 LBIST。LBIST 可在引导期间由 MSS R4F 应用程序代码触发。 |