ZHCSJ79D December 2018 – September 2024 AWR1843
PRODUCTION DATA
- 1
- 1 特性
- 2 应用
- 3 说明
- 4 功能方框图
- 5 器件比较
- 6 端子配置和功能
-
7 规格
- 7.1 绝对最大额定值
- 7.2 ESD 等级
- 7.3 上电小时数 (POH)
- 7.4 建议运行条件
- 7.5 电源规格
- 7.6 功耗摘要
- 7.7 射频规格
- 7.8 CPU 规格
- 7.9 FCBGA 封装的热阻特性 [ABL0161]
- 7.10
时序和开关特性
- 7.10.1 电源时序和复位时序
- 7.10.2 输入时钟和振荡器
- 7.10.3
多缓冲/标准串行外设接口 (MibSPI)
- 7.10.3.1 外设说明
- 7.10.3.2
MibSPI 发送和接收 RAM 组织结构
- 7.10.3.2.1 SPI 时序条件
- 7.10.3.2.2 SPI 控制器模式开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-236 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-237 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-238
- 7.10.3.2.3 SPI 控制器模式开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出和 SPISOMI = 输入） #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-244 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-245 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-246
- 7.10.3.3 SPI 外设模式 I/O 时序
- 7.10.3.4 典型接口协议图（外设模式）
- 7.10.4 LVDS 接口配置
- 7.10.5 通用输入/输出
- 7.10.6 控制器局域网接口 (DCAN)
- 7.10.7 控制器局域网 - 灵活数据速率 (CAN-FD)
- 7.10.8 串行通信接口 (SCI)
- 7.10.9 内部集成电路接口 (I2C)
- 7.10.10 四线串行外设接口 (QSPI)
- 7.10.11 ETM 跟踪接口
- 7.10.12 数据修正模块 (DMM)
- 7.10.13 JTAG 接口
- 8 详细说明
- 9 监控和诊断
- 10应用、实施和布局
- 11器件和文档支持
- 12修订历史记录
- 13机械、封装和可订购信息
7.10.10.3 QSPI 开关特性
| 编号 | 参数 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| Q1 | tc(SCLK) | SCLK 周期时间 | 25 | ns | ||
| Q2 | tw(SCLKL) | SCLK 低电平的脉冲持续时间 | 0.5*P – 3(1) | ns | ||
| Q3 | tw(SCLKH) | SCLK 高电平的脉冲持续时间 | 0.5*P – 3 | ns | ||
| Q4 | td(CS-SCLK) | SCLK 下降沿到 CS 有效边沿的延迟时间 | –M*P – 1(2) | –M*P + 2.5(2) | ns | |
| Q5 | td(SCLK-CS) | SCLK 下降沿到 CS 无效边沿的延迟时间 | N*P – 1(2) | N*P + 2.5(2) | ns | |
| Q6 | td(SCLK-D1) | SCLK 下降沿到 d[0] 转换的延迟时间 | -3.5 | 7 | ns | |
| Q7 | tena(CS-D1LZ) | 使能时间，CS 有效边沿到 d[0] 驱动（低阻抗） | –P – 4(2) | –P +1(2) | ns | |
| Q8 | tdis(CS-D1Z) | 禁用时间，CS 有效边沿到 d[0] 三态（高阻抗） | –P – 4(2) | –P +1(2) | ns | |
| Q9 | td(SCLK-D1) | SCLK 第一个下降沿到第一个 d[1] 转换的延迟时间（仅适用于 PHA = 0） | –3.5 – P(2) | 7 – P(2) | ns | |
(1) P = SCLK 周期，单位为 ns。
(2) M = QSPI_SPI_DC_REG.DDx + 1，N = 2
图 7-14 QSPI 读取（时钟模式 0）
图 7-15 QSPI 写入（时钟模式 0）