ZHCSX39 August 2024 BQ25758S
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
为了防止电场和磁场辐射以及高频谐振问题,采用合适的元件布局来尽可能简化高频电流路径环路非常重要。以下是正确布局的 PCB 布局优先级列表。
元件 | 功能 | 影响 | 指南 |
---|---|---|---|
降压高侧 FET、降压低侧 FET、输入电容器 | 降压输入环路 | 高频噪声、纹波、效率 | 由于降压输入端的脉动电流,该路径形成高频开关环路。将元件放置在电路板的同一侧。更大限度地减小环路面积以减小寄生电感。更大限度地增加引线宽度以减小寄生电阻。将输入陶瓷电容器放置在靠近开关 FET 的位置。 |
检测电阻、开关 FET、电感器 | 电流路径 | 效率 | 通过功率级和检测电阻器从输入到输出的电流路径具有低阻抗。请留意过孔电阻是否不在同一侧。对于 1oz 铜厚度的 10mil 过孔,过孔数量可估算出每个过孔 1A 至 2A。 |
开关 FET、电感器 | 功率级 | 热性能、效率 | 开关 FET 和电感器是功率损耗最高的元件。留出足够的铜面积来散热。多个散热过孔可用于将更多铜层连接在一起并散发更多热量。 |
DRV_SUP、BTST1 电容器 | 开关 FET 栅极驱动 | 高频噪声、寄生振铃、栅极驱动完整性 | DRV_SUP 电容器用于提供驱动低侧 FET 的电源。BTST 电容器用于驱动高侧 FET。建议将电容器尽可能靠近 IC 放置。 |
LODRV1 | 低侧栅极驱动 | 高频噪声、寄生振铃、栅极驱动完整性 | LODRV1 提供栅极驱动电流以导通低侧 FET。LODRV1 返回至 PGND。由于电流采用阻抗最小的路径,因此建议使用靠近低侧栅极驱动引线的接地平面。更大限度地减小栅极驱动长度并争取实现至少 20mil 的栅极驱动引线宽度。 |
HIDRV1、SW1(引脚引线) | 高侧栅极驱动 | 高频噪声、寄生振铃、栅极驱动完整性 | HIDRV1 提供栅极驱动电流以导通高侧 FET。HIDRV1 分别返回至 SW1。将 HIDRV1/SW1 对彼此相邻布线,以减小栅极驱动寄生电感。更大限度地减小栅极驱动长度并争取实现至少 20mil 的栅极驱动引线宽度。 |
限流电阻器、FSW_SYNC 电阻器 | IC 可编程设置 | 调节精度、开关完整性 | 引脚电压决定输入电流限制、输出电流限制和开关频率的设置。这些引脚上的接地噪声可能会导致不准确。更大限度地减小从这些电阻器到 IC 接地引脚的接地回路。 |
输入(ACP、ACN)和输出(SRP、SRN)电流检测 | 电流调节 | 调节精度 | 对输入和输出电流检测电阻使用开尔文检测技术。将电流检测引线连接到焊盘的中心,并将电流检测引线作为差分对进行排布,使其远离开关节点。 |
输入 (ACUV) 和输出(FB、VO_SNS)电压检测 | 电压检测和调节 | 调节精度 | ACUV 分压器设置正向模式下的内部输入电压调节 (VACUV_DPM)。将分压器点的顶部排布至目标调节位置。VO_SNS 设置正向模式下的输出电压调节 (VOUT_REG_ACC)。直接排布至目标调节位置。避免在靠近大功率开关节点的位置布线。 |
旁路电容器 | 噪声滤波器 | 噪声抗扰度 | 容值最小的电容器要最靠近 IC 放置。 |