ZHCSRX7 june 2023 BQ79616
PRODUCTION DATA
VC 引脚是主 ADC 的电芯电压测量的输入通道,在轮询的 Cell1 至 Cell16 时隙中进行测量。即使连接至器件的电芯少于 16 个,轮询时序也始终相同(图 8-4)。也就是说,对于无效(或未使用)的 VC 通道,器件会忽略相应的电芯时隙,但不会从轮询周期中删除该时隙。无论电芯数量配置如何,这都可以保持一致的测量时序。它还为后 ADC 数字 LPF 输入提供一致的采样时间。
为了确定用于 ADC 测量的有效 VCELL 通道数,ACTIVE_CELL[NUM_CELL3:0] 参数设置最高的有效通道数。器件假设低于该设置的任何 VC 通道也有效。例如,当 14S 连接到器件时,MCU 将 [NUM_CELL3:0] 设置为 14S,主 ADC 忽略通道 15 和通道 16 测量,在通道 1 至 14 上进行测量。
测量结果在相应的 VCELL*_HI(高字节)和 VCELL*_LO(低字节)寄存器中报告,其中 * = 1 至 16。如果禁用数字 LPFS,则结果寄存器将报告单个 ADC 转换值;否则,结果寄存器将报告经滤波的测量值。对于无效的 VC 通道,相应的 _HI 和 _LO 寄存器保留默认值 0x8000。