ZHCSVK2 March   2024 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP

PRODMIX  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 和 FRI 时序图
    11. 6.11 典型特性:带宽和直流线性度
    12. 6.12 典型特性:单音光谱
    13. 6.13 典型特性:双音光谱
    14. 6.14 典型特性:噪声频谱密度
    15. 6.15 典型特性:功率耗散和电源电流
    16. 6.16 典型特性:线性度扫描
    17. 6.17 典型特性:调制波形
    18. 6.18 典型特性:相位和振幅噪声
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RTZ 模式
        3. 7.3.1.3 射频模式
        4. 7.3.1.4 DES 模式
      2. 7.3.2 DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3 DEM 和抖动
      4. 7.3.4 偏移量调整
      5. 7.3.5 时钟子系统
        1. 7.3.5.1 SYSREF 频率要求
        2. 7.3.5.2 SYSREF 位置检测器和采样位置选择(SYSREF 窗口)
      6. 7.3.6 数字信号处理块
        1. 7.3.6.1 数字上变频器 (DUC)
          1. 7.3.6.1.1 内插滤波器
          2. 7.3.6.1.2 数控振荡器 (NCO)
            1. 7.3.6.1.2.1 相位连续 NCO 更新模式
            2. 7.3.6.1.2.2 相位同调 NCO 更新模式
            3. 7.3.6.1.2.3 相位同步 NCO 更新模式
            4. 7.3.6.1.2.4 NCO 同步
              1. 7.3.6.1.2.4.1 JESD204C LSB 同步
            5. 7.3.6.1.2.5 NCO 模式编程
          3. 7.3.6.1.3 混频器扩展
        2. 7.3.6.2 通道接合器
        3. 7.3.6.3 DES 内插器
      7. 7.3.7 JESD204C 接口
        1. 7.3.7.1  偏离 JESD204C 标准
        2. 7.3.7.2  传输层
        3. 7.3.7.3  扰频器和解码器
        4. 7.3.7.4  链路层
        5. 7.3.7.5  物理层
        6. 7.3.7.6  串行器/解串器 PLL 控制
        7. 7.3.7.7  串行器/解串器纵横制
        8. 7.3.7.8  多器件同步和确定性延迟
          1. 7.3.7.8.1 对 RBD 进行编程
        9. 7.3.7.9  在子类 0 系统中运行
        10. 7.3.7.10 链路复位
      8. 7.3.8 生成警报
    4. 7.4 器件功能模式
      1. 7.4.1 DUC 和 DDS 模式
      2. 7.4.2 JESD204C 接口模式
        1. 7.4.2.1 JESD204C 接口模式
        2. 7.4.2.2 JESD204C 格式图
          1. 7.4.2.2.1 16 位格式
          2. 7.4.2.2.2 12 位格式
          3. 7.4.2.2.3 8 位格式
      3. 7.4.3 NCO 同步延迟
      4. 7.4.4 数据路径延迟
    5. 7.5 编程
      1. 7.5.1 使用标准 SPI 接口
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 串行接口协议
        6. 7.5.1.6 流模式
      2. 7.5.2 使用快速重新配置接口
      3. 7.5.3 SPI 寄存器映射
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 DUC/旁路模式的启动过程
      2. 8.1.2 DDS 模式的启动过程
      3. 8.1.3 了解双边采样模式
      4. 8.1.4 眼图扫描流程
      5. 8.1.5 前标/后标分析流程
      6. 8.1.6 睡眠和禁用模式
      7. 8.1.7 辐射环境建议
        1. 8.1.7.1 SPI 编程
        2. 8.1.7.2 JESD204C 可靠性
        3. 8.1.7.3 NCO 可靠性
          1. 8.1.7.3.1 NCO 频率和相位校正(策略 1)
          2. 8.1.7.3.2 NCO 频率校正(策略 2)
    2. 8.2 典型应用
      1. 8.2.1 S 频带雷达发送器
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
      4. 8.2.4 时钟子系统详细设计过程
        1. 8.2.4.1 示例 1:SWAP-C 优化
        2. 8.2.4.2 示例 2:通过外部 VCO 改善相位噪声 LMX2820
        3. 8.2.4.3 示例 3:分立式模拟 PLL,可实现出色的 DAC 性能
        4. 8.2.4.4 10GHz 时钟生成
      5. 8.2.5 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电和断电时序
    4. 8.4 布局
      1. 8.4.1 布局指南和示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

SYSREF 位置检测器和采样位置选择(SYSREF 窗口)

SYSREF 窗口化块用于首先检测 SYSREF 相对于输入时钟 CLK± 上升沿的位置。根据窗口信息,选择最优的 SYSREF 采样时间,以尽可能提高相对于输入时钟的建立和保持时序裕度。在很多情况下,单个 SYSREF 采样位置 SYSREF_SEL 足以满足所有系统(器件间的差异)和条件(温度和电压差异)的时序要求。但是,系统也可以使用此功能来扩展计时窗口(方法是在工作条件发生变化时跟踪 SYSREF 的移动),或者在生产测试时消除系统间的差异(方法是为每个系统在标称条件下寻找唯一的更优值)。

本节介绍了 SYSREF 窗口化块的正确用法(SYSREF_RECV_SLEEP 必须编程为 0)。首先,将器件时钟和 SYSREF 应用于器件。SYSREF 相对于器件时钟周期的位置将被确定并存储在 SYSREF_POS 字段中。SYSREF_POS 的每个位代表一个潜在的 SYSREF 采样位置。如果 SYSREF_POS 中的位设置为 1,则相应的 SYSREF 采样位置可能存在建立或保持时间违例。确定有效的 SYSREF 采样位置(SYSREF_POS 的位置设置为 0)后,可以通过将 SYSREF_SEL 设置为对应于该 SYSREF_POS 位置的值来选择所需的采样位置。通常,选择两个建立和保持实例之间的中间采样位置。SYSREF_SEL 在系统的标称工作条件(温度和电源电压)下确定,以便提供最大裕度来适应工作条件的变化。此过程可在最终测试中执行,并且可存储更优 SYSREF_SEL 设置,以便在每次系统上电时使用。此外,SYSREF_POS 可用于通过扫描系统温度和电源电压来表征系统工作条件下 CLK± 和 SYSREF± 之间的偏斜。对于 CLK± 到 SYSREF± 偏斜有较大变化的系统,此表征可用于在系统工作条件发生变化时跟踪更优 SYSREF 采样位置。通常,可以找到满足匹配良好的系统在所有条件下的时序要求的单个值,例如 CLK± 和 SYSREF± 来自单个时钟器件的条件。

每个 SYSREF_POS 采样位置之间的步长可使用 SYSREF_ZOOM 进行调整。当 SYSREF_ZOOM 设置为 0 时,延迟步长较粗。当 SYSREF_ZOOM 设置为 1 时,延迟步长较细。请参阅电气规格表,了解当 SYSREF_ZOOM 被启用和禁用时的延迟步长。通常,建议始终使用 SYSREF_ZOOM (SYSREF_ZOOM = 1),除非未观察到转换区域(体现在 SYSREF_POS 中就是 1),低时钟速率就是这种情况。SYSREF_POS 的位 0 和 19 始终设置为 1,因为没有足够的信息来确定这些设置是否接近时序违例,尽管实际有效窗口可以扩展到这些采样位置之外。编程到 SYSREF_SEL 中的值是表示 SYSREF_POS 中所需位位置的十进制数。表 7-4 列出了一些 SYSREF_POS 读数示例和更优 SYSREF_SEL 设置。尽管 SYSREF_POS 状态寄存器提供了 20 个采样位置,但 SYSREF_SEL 仅允许选择前 16 个采样位置,对应于 SYSREF_POS 位 0 至 15。附加的 SYSREF_POS 状态位仅用于提供 SYSREF 有效窗口的额外信息。通常,由于电源电压的延迟变化,选择较低的 SYSREF_SEL 值,但在第四个示例中,值 14 可提供额外裕度,因此可以选择该值。

如果 SYSREF_PS_EN 设置为 0,则仅最后一个 SYSREF 边沿用于 SYSREF_POS 值。将 SYSREF_PS_EN 设置为 1 会启用“无限持续”模式,其中,如果自启用 SYSREF_PS_EN 以来的任何 SYSREF 边沿在某个位置具有 1,则 SYSREF_POS 值会设置为 1。这为 SYSREF_POS 提供了最坏情况下的值,以选择合适的 SYSREF_SEL 设置。

表 7-4 SYSREF_POS 读数和 SYSREF_SEL 选择示例
SYSREF_POS[19:0]更优 SYSREF_SEL 设置
0x092[3:0]
(位置 19-16)
0x091[7:0](1)(位置 15-8)0x090[7:0](1)
(位置 7-0)
b1000b01100000b000110018 或 9
b1000b00000000b0011000112
b1000b01100000b000000016 或 7
b1000b00000011b000000014 或 14
b1100b01100011b000110016
下划线 0 表示选定的位,如该表最后一列中所示。

要使用 SYSREF 窗口化:

  1. 应用 SYSREF 和 CLK
  2. 设置 SYSREF_RECV_SLEEP = 0 和 SYSREF_ZOOM = 1
  3. 如果需要持久性,请设置 SYSREF_PS_EN = 1 并允许进行多次 SYSREF 转换以构建 SYSREF_POS
  4. 读取 SYSREF_POS 并确定 SYSREF_SEL 的正确设置,如上所示。如果无法确定正确的采样点,则设置 SYSREF_ZOOM = 0 并重试。
  5. 应用 SYSREF_SEL 的正确值后,进行编程,使 SYSREF_PROC_EN = 1 和 SYSREF_ALIGN_EN = 1。
  6. 现在,器件未对 SYSREF 进行正确处理,用户可以继续使用依赖于 SYSREF 的 JESD204C 接口(或其他功能)。
  7. SYSREF 可能需要在较大温度或电源电压摆幅下进行调节,具体取决于输入时钟频率。节 6.8中给出了 SYSREF 对温度的无效窗口相关性 (tINV(TEMP)) 和 VA11 电源电压 (tINV(VA11))。要调整 SYSREF_SEL 以跟踪 SYSREF 中相对于输入时钟的变化,可以循环以下步骤(即 JESD204C 链路运行期间在后台执行):
    1. 如果需要持久性,请清除并设置 SYSREF_PS_EN,并允许进行多次 SYSREF 转换来构建 SYSREF_POS 数据。
    2. 读取 SYSREF_POS 并确定 SYSREF_SEL 的新值(但尚未对其进行编程)。递增调整 SYSREF_SEL 的过程应首选更接近之前 SYSREF_SEL 值的值,而不是选择最小有效 SYSREF_SEL 值。这有助于确保选择并跟踪原始有效窗口,而不是选择会导致时钟重新对准的不同窗口。
    3. SYSREF_PROC_EN = 0 进行编程。写入新的 SYSREF_SEL 值,然后设置 SYSREF_PROC_EN = 1。器件现在会使用新的 SYSREF_SEL 值。
    4. 等待一段时间,然后返回上面的步骤 7a。