ZHCSVK2 March 2024 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP
PRODMIX
为器件定义了多种不同的延迟,如图 7-57 所示并列于表 7-43 中。器件内的延迟取决于运行模式,包括 JMODE、插值因子、RBD 设置、NCO 使用情况和 DES 设置。TI 提供了 Excel 电子表格计算器,用于计算不同运行模式下的器件延迟。
在 JESD204C 子类 0 操作中,从串行器/解串器输入到 DAC 输出的延迟称为 TDAC_LAT0,不具有确定性,Excel 电子表格计算器中提供了最小和最大范围。
在 JESD204C 子类 1 操作中,从 SYSREF 输入到 DAC 输出的延迟 TDAC_LAT 是确定性的,并在 Excel 电子表格计算器中提供。只要可靠地对 SYSREF 进行采样并且正确设置 RBD 值,JESD204C 链路延迟就是确定性的。
延迟参数 | 定义 |
---|---|
TRELEASE | 从跟随 SYSREF 上升沿的 CLK 上升沿到弹性缓冲器释放事件的延迟。(仅限子类 1。) |
TDAC_LAT | 从跟随 SYSREF 上升沿的 CLK 上升沿到 SYSREF 在 DAC 输出端启动首次多帧/扩展多块采样的延迟(仅限子类 1)。 |
TRxIN | 从接收器数据输入到弹性缓冲器输入的延迟,包括弹性缓冲器的最短设置时间。这是非确定性的,因此提供了最小和最大限制。 |
TDAC_LAT0 | 从接收器数据输入(多帧/EMB 边界)到 DAC 输出上启动的首次多帧采样的延迟。这是非确定性的,因此提供了最小和最大限制(仅限子类 0)。 |