ZHCSVK2 March 2024 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP
PRODMIX
对于更高的采样速率,有多个选项可用。首先,可以选择直接在所需频率下工作的 DRO,并可以相应地修改乘法器链和/或基准频率。
另一种方法是使用分频器和混频器将 APLL 输出转换为新的更高频率。图 8-11 展示了 10GHz 时钟合成器的示例。该示例使用上述相同的基准乘法器链和 APLL,并增加了一个混合级,可将 DAC 时钟从 8GHz 转换为 10GHz。
LMX1204 可用作缓冲器、倍增器或分频器。在本例中,LMX1204 用于将 8GHz APLL 输出进行 4 分频,然后与输入混合,以将时钟转换为 10GHz。混频后需要使用带通滤波器来消除 LO 馈通和不良混频产物。图 8-12 展示了 8GHz 调整至 10GHz 的输入以及混频后产生的 10GHz。
与基准乘法器链一样,为了获得理想的相位噪声,在选择元件和工作点时必须特别小心。通过在馈送混频器的 IF 输入之前将两个 LMX1204 输出组合在一起,可以发现本底噪声略有改善。