ZHCSNQ3A March   2021  – December 2021 DAC43204 , DAC53204 , DAC63204

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
  6. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议的操作条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：电压输出
    6. 6.6  电气特性：电流输出
    7. 6.7  电气特性：比较器模式
    8. 6.8  电气特性：通用
    9. 6.9  时序要求：I2C 标准模式
    10. 6.10 时序要求：I2C 快速模式
    11. 6.11 时序要求：I2C 超快速模式
    12. 6.12 时序要求：SPI 写入操作
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求：GPIO
    16. 6.16 时序图
    17. 6.17 典型特性：电压输出
    18. 6.18 典型特性：电流输出
    19. 6.19 典型特性：比较器
    20. 6.20 典型特性：通用
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 数字输入/输出
      3. 7.3.3 非易失性存储器 (NVM)
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
        1. 7.4.1.1 电压基准和 DAC 传递函数
          1. 7.4.1.1.1 内部基准
          2. 7.4.1.1.2 外部基准
          3. 7.4.1.1.3 电源作为基准
      2. 7.4.2 电流输出模式
      3. 7.4.3 比较器模式
        1. 7.4.3.1 可编程迟滞比较器
        2. 7.4.3.2 可编程窗口比较器
      4. 7.4.4 故障转储模式
      5. 7.4.5 应用特定模式
        1. 7.4.5.1 电压裕量和调节
          1. 7.4.5.1.1 高阻抗输出和 PROTECT 输入
          2. 7.4.5.1.2 可编程转换率控制
          3. 7.4.5.1.3 PMBus 兼容模式
        2. 7.4.5.2 函数生成
          1. 7.4.5.2.1 三角波形生成
          2. 7.4.5.2.2 锯齿波形生成
          3. 7.4.5.2.3 正弦波形生成
      6. 7.4.6 器件复位和故障管理
        1. 7.4.6.1 上电复位 (POR)
        2. 7.4.6.2 外部复位
        3. 7.4.6.3 寄存器映射锁定
        4. 7.4.6.4 NVM 循环冗余校验 (CRC)
          1. 7.4.6.4.1 NVM-CRC-FAIL-USER 位
          2. 7.4.6.4.2 NVM-CRC-FAIL-INT 位
      7. 7.4.7 断电模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
      3. 7.5.3 通用输入/输出 (GPIO) 模式
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-X-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[复位 = 0000h]
      3. 7.6.3  DAC-X-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[复位 = 0000h]
      4. 7.6.4  DAC-X-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[复位 = 0000h]
      5. 7.6.5  DAC-X-IOUT-MISC-CONFIG 寄存器（地址 = 04h、0Ah、10h、16h）[复位 = 0000h]
      6. 7.6.6  DAC-X-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[复位 = 0000h]
      7. 7.6.7  DAC-X-FUNC-CONFIG 寄存器（地址 = 06h、0Ch、12h、18h）[复位 = 0000h]
      8. 7.6.8  DAC-X-DATA 寄存器（地址 = 19h、1Ah、1Bh、1Ch）[复位 = 0000h]
      9. 7.6.9  COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 0FFFh]
      10. 7.6.10 COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      11. 7.6.11 COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      12. 7.6.12 GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      13. 7.6.13 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
      14. 7.6.14 GPIO-CONFIG 寄存器（地址 = 24h）[复位 = 0000h]
      15. 7.6.15 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 0000h]
      16. 7.6.16 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      17. 7.6.17 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      18. 7.6.18 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
      19. 7.6.19 DAC-X-DATA-8BIT 寄存器（地址 = 40h、41h、42h、43h）[复位 = 0000h]
      20. 7.6.20 BRDCAST-DATA 寄存器（地址 = 50h）[复位 = 0000h]
      21. 7.6.21 PMBUS-PAGE 寄存器 [复位 = 0300h]
      22. 7.6.22 PMBUS-OP-CMD-X 寄存器 [复位 = 0000h]
      23. 7.6.23 PMBUS-CML 寄存器 [复位 = 0000h]
      24. 7.6.24 PMBUS-VERSION 寄存器 [复位 = 2200h]
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
  9. 9 电源相关建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 术语表
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5 电气特性：电压输出

所有最小/最大规格的条件为 TA = –40°C 至 +125°C，所有典型规格的条件为 TA = 25°C，1.7V ≤ VDD ≤ 5.5V，DAC 基准连接至 VDD，增益 = 1x，DAC 输出引脚 (OUT) 具有阻性负载（RL = 5kΩ 至 AGND）和容性负载（CL = 200pF 至 AGND），且数字输入处于 VDD 或 AGND（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 DAC63204 12 位
DAC53204 10
DAC43204 8
INL 积分非线性(1) DAC63204 -4 4 LSB
DAC53204、DAC43204 -1 1
DNL 微分非线性(1) -1 1 LSB
零代码误差(4) 将 0d 编码至 DAC，外部基准，VDD= 5.5V 6 12 mV
将 0d 编码至 DAC，内部 VREF，增益 = 4x，
VDD = 5.5V		 6 15
零代码误差温度系数(4) 将 0d 编码至 DAC ±10 µV/°C
偏移误差(4) (6) 1.7V ≤ VDD < 2.7V，FBx 引脚短接到 OUTx，DAC 代码：12 位分辨率为 32d，10 位分辨率为 8d，8 位分辨率为 2d -0.75 0.3 0.75 %FSR
2.7V ≤ VDD ≤ 5.5V，FBx 引脚短接到 OUTx，DAC 代码：12 位分辨率为 32d，10 位分辨率为 8d，8 位分辨率为 2d –0.5 0.25 0.5
偏移误差温度系数(4) FBx 引脚短接到 OUTx，DAC 代码：12 位分辨率
为 32d，10 位分辨率为 8d，8 位分辨率为 2d		 ±0.0003 %FSR/°C
增益误差(4) 端点代码之间：12 位分辨率为 32d 至 4064d，10 位分辨率为 8d 至 1016d，8 位分辨率为 2d 至 254d –0.5 0.25 0.5 %FSR
增益误差温度系数(4) 端点代码之间：12 位分辨率为 32d 至 4064d，10 位分辨率为 8d 至 1016d，8 位分辨率为 2d 至 254d ±0.0008 %FSR/°C
满量程误差(4) (6) 1.7V ≤ VDD < 2.7V，DAC（满量程） -1 1 %FSR
2.7V ≤ VDD≤ 5.5V，DAC（满量程） -0.5 0.5
满量程误差温度系数(4) DAC 处于满量程 ±0.0008 %FSR/°C
输出
输出电压 基准连接到 VDD 0 VDD V
CL 容性负载(2) RL = 无限，相位裕度 = 30° 200 pF
相位裕度 = 30° 1000
短路电流 VDD = 1.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 15 mA
VDD = 2.7V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 50
VDD = 5.5V，满量程输出短接至 AGND 或
零标度输出短接至 VDD		 60
输出电压余量(2) 至 VDD（DAC 输出空载，内部基准 = 1.21V），VDD ≥ 1.21V ☓ 增益 + 0.2V 0.2 V
至 VDD 和 AGND（DAC 输出空载，VDD 上的外部基准，增益 = 1x，VREF 引脚未短接至 VDD） 0.8 %FSR
至 VDD 和 AGND（VDD = 5.5V 时 ILOAD = 10mA，VDD = 2.7V 时 ILOAD = 3mA，VDD = 1.8V 时 ILOAD = 1mA），VDD 处外部基准，增益 = 1x，VREF 引脚未短接至 VDD 10
ZO VFB 输出直流阻抗(3) DAC 输出已启用，内部基准（增益 = 1.5x 或 2x）或外部基准在 VDD（增益 = 1x），VREF 引脚未短接至 VDD 400 500 600 kΩ
DAC 输出已启用，内部 VREF，增益 = 3x 或 4x 325 400 485
电源抑制比（直流） 内部 VREF，增益 = 2x，DAC 处于中标度，
VDD= 5V ±10%		 0.25 mV/V
动态性能
tsett 输出电压建立时间 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V 20 µs
1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR，VDD = 5.5V，内部 VREF，增益 = 4x 25
转换率 VDD = 5.5V 0.3 V/µs
加电干扰幅度 启动时（DAC 输出被禁用） 75 mV
启动时（DAC 输出被禁用），RL = 100kΩ 200
输出使能干扰幅度 DAC 输出从禁用至启用（DAC 寄存器处于零标度），RL = 100kΩ 250 mV
Vn 输出噪声电压（峰峰值） f = 0.1Hz 至 10Hz，DAC 位于中标度，VDD = 5.5V 50 µVPP
内部 VREF，增益 = 4x，f = 0.1Hz 至 10Hz，
DAC 处于中标度，VDD = 5.5V		 90
输出噪声密度 f = 1kHz，DAC 位于中标度，VDD = 5.5V 0.35 µV/√Hz
内部 VREF，增益 = 4x，f = 1kHz，DAC 处于中标度，VDD = 5.5V 0.9
电源抑制比（交流）(3) 内部 VREF，增益 = 4x，200mV 50Hz 或 60Hz 正弦波叠加在电源电压上，DAC 处于中标度 -68 dB
代码变化干扰脉冲 中标度周围 ±1LSB 变化（包括馈通） 10 nV-s
代码变化干扰脉冲幅度 中标度周围 ±1LSB 变化（包括馈通） 15 mV
电源
IDD 流入 VDD 的电流(4) (5) 正常运行，DAC 处于满量程，数字引脚静态，外部基准处于 VDD，但 VREF 引脚未短接至 VDD 150 µA/ch
(1) 在 DAC 输出空载的情况下测量。对于端点代码之间的外部基准和内部基准 VDD ≥ 1.21 x 增益 + 0.2V：12 位分辨率为 32d 至 4064d，10 位分辨率为 8d 至 1016d，8 位分辨率为 2D 至 254d。
(2) 根据设计和特征确定；未经生产测试。
(3) 当使用内部基准时，相对于基准值以 200mV 余量指定。
(4) 在 DAC 输出空载的情况下测量。
(5) 总功耗的计算方式为 IDD x (上电通道总数) + (睡眠模式电流)。
(6) 当 DAC 通道长期配置为 IOUT 模式，然后切换到 VOUT 模式时，VOUT 模式可以显示参数漂移。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |