ZHCSNQ9 September   2023 DAC43901-Q1 , DAC43902-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：比较器模式
    6. 6.6  电气特性：通用
    7. 6.7  时序要求：I2C 标准模式
    8. 6.8  时序要求：I2C 快速模式
    9. 6.9  时序要求：I2C 超快速模式
    10. 6.10 时序要求：SPI 写入操作
    11. 6.11 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    12. 6.12 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    13. 6.13 时序要求：PWM 输出
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
        2. 7.3.2.2 电源作为基准
        3. 7.3.2.3 内部基准
        4. 7.3.2.4 外部基准
      3. 7.3.3 编程接口
      4. 7.3.4 非易失性存储器 (NVM)
        1. 7.3.4.1 NVM 循环冗余校验 (CRC)
          1. 7.3.4.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.4.1.2 NVM-CRC-FAIL-INT 位
      5. 7.3.5 上电复位 (POR)
      6. 7.3.6 外部复位
      7. 7.3.7 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
      2. 7.4.2 PWM 淡入淡出模式
      3. 7.4.3 顺序转向指示灯动画模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 15h、03h）
      3. 7.6.3  COMMON-CONFIG 寄存器（地址 = 1Fh）
      4. 7.6.4  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      9. 7.6.9  SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      10. 7.6.10 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 顺序转向指示灯
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 对数淡入淡出
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5.2 I2C 编程模式

DAC4390x-Q1 器件具有两线制串行接口（SCL 和 SDA）和一个地址引脚 (A0)，如引脚配置和功能 部分的引脚图所示。I2C 总线由数据线 (SDA) 和带上拉结构的时钟线 (SCL) 组成。当总线空闲时，SDA 和 SCL 线都被拉高。所有与 I2C 兼容的器件通过开漏 I/O 引脚、SDA 和 SCL 连接到 I2C 总线。

I2C 规范规定控制通信的器件称为控制器，而由控制器控制的器件称为目标器件。控制器产生 SCL 信号。控制器还在总线上生成特殊的时序条件（启动条件、重复启动条件和停止条件）来指示数据传输的开始或停止。器件寻址由控制器完成。I2C 总线上的控制器通常是微控制器或数字信号处理器 (DSP)。DAC4390x-Q1 系列作为目标器件在 I2C 总线上运行。目标器件确认控制器命令，并在控制器控制时接收或传输数据。

通常，DAC4390x-Q1 系列充当目标接收器。控制器向 DAC4390x-Q1（目标接收器）写入数据。但是，如果控制器需要 DAC4390x-Q1 内部寄存器数据，则 DAC4390x-Q1 充当目标发送器。在这种情况下，控制器从 DAC4390x-Q1 读取数据。根据 I2C 术语，读写是指控制器。

DAC4390x-Q1 系列支持以下数据传输模式：

  • 标准模式 (100Kbps)
  • 快速模式 (400Kbps)
  • 快速+ 模式 (1.0Mbps)

标准模式和快速模式的数据传输协议完全相同；因此，本文档中将这两种模式称为 F/S 模式。超快速模式协议在数据传输速度方面受支持，但在输出电流方面不受支持。与标准和快速模式的情况类似，低电平输出电流为 3mA。DAC4390x-Q1 系列支持 7 位寻址。不支持 10 位寻址模式。该器件支持通用呼叫复位功能。发送以下序列会启动器件内的软件复位：启动或重复启动、0x00、0x06、停止。在 ACK 位的上升沿（在第二个字节之后）在器件内进行复位置位。

除了特定的时序信号外，I2C 接口还使用串行字节。在每个字节结束时，第九个时钟周期产生并检测确认信号。确认是指 SDA 线在第九个时钟周期的高电平期间被拉低。非确认是指 SDA 线在第九个时钟周期的高电平期间保持高电平，如图 7-15 所示。

GUID-20211130-SS0I-WJVK-SQZ5-V6KZDFVZF0MG-low.svg图 7-15 I2C 总线上的确认和非确认
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |