ZHCSTF8 November 2023 DAC530A2W , DAC532A3W
PRODUCTION DATA
最小值 | 标称值 | 最大值 | 单位 | ||
---|---|---|---|---|---|
fSCL | 串行时钟频率 | 50 | MHz | ||
tSCLKHIGH | SCLK 高电平时间 | 9 | ns | ||
tSCLLOW | SCLK 低电平时间 | 9 | ns | ||
tSDIS | SDI 建立时间 | 8 | ns | ||
tSDIH | SDI 保持时间 | 8 | ns | ||
tCSS | CS 到 SCLK 下降沿建立时间 | 18 | ns | ||
tCSH | SCLK 下降沿到 CS 上升沿 | 10 | ns | ||
tCSHIGH | CS 高电平时间 | 50 | ns | ||
tDACWAIT | 同一通道的顺序 DAC 更新等待时间(后续 LDAC 下降沿之间的时间) | 2 | µs | ||
tBCASTWAIT | 广播 DAC 更新等待时间(后续 LDAC 下降沿之间的时间) | 2 | µs |