ZHCSSG9 june   2023 DAC539E4W

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:阈值 DAC
    6. 6.6  电气特性:比较器
    7. 6.7  电气特性:通用
    8. 6.8  时序要求:I2C 标准模式
    9. 6.9  时序要求:I2C 快速模式
    10. 6.10 时序要求:I2C 超快速模式
    11. 6.11 时序要求:SPI 写入操作
    12. 6.12 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    13. 6.13 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
          1. 7.3.2.1.1 电源作为基准
          2. 7.3.2.1.2 内部基准
          3. 7.3.2.1.3 外部基准
      3. 7.3.3 查询表 (LUT)
      4. 7.3.4 编程接口
      5. 7.3.5 非易失性存储器 (NVM)
        1. 7.3.5.1 NVM 循环冗余校验 (CRC)
          1. 7.3.5.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.5.1.2 NVM-CRC-FAIL-INT 位
      6. 7.3.6 上电复位 (POR)
      7. 7.3.7 外部复位
      8. 7.3.8 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
        1. 7.4.1.1 可编程迟滞比较器
      2. 7.4.2 断电模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  DAC-x-MARGIN-HIGH 寄存器(地址 = 01h、07h、0Dh、13h)[复位 = 0000h]
      3. 7.6.3  DAC-x-MARGIN-LOW 寄存器(地址 = 02h、08h、0Eh、14h)[复位 = 0000h]
      4. 7.6.4  DAC-x-VOUT-CMP-CONFIG 寄存器(地址 = 03h、09h、0Fh、15h)[复位 = 0401h]
      5. 7.6.5  DAC-x-CMP-MODE-CONFIG 寄存器(地址 = 05h、0Bh、11h、17h)[复位 = 0000h]
      6. 7.6.6  COMMON-CONFIG 寄存器(地址 = 1Fh)[复位 = 1249h]
      7. 7.6.7  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      8. 7.6.8  COMMON-DAC-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
      9. 7.6.9  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      10. 7.6.10 CMP-STATUS 寄存器(地址 = 23h)[复位 = 0000h]
      11. 7.6.11 DEVICE-MODE-CONFIG 寄存器(地址 = 25h)[复位 = 8040h]
      12. 7.6.12 INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      13. 7.6.13 STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      14. 7.6.14 SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      15. 7.6.15 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
      16. 7.6.16 DAC-x-DATA 寄存器(SRAM 地址 = 21h、22h、23h、24h)[复位 = 8000h]
      17. 7.6.17 LUT-x-DATA 寄存器(SRAM 地址 = 25h 至 34h)[复位 =(请参阅寄存器说明)]
      18. 7.6.18 LOOP-WAIT 寄存器(SRAM 地址 = 35h)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

SPI 编程模式

通过将 SYNC 引脚置于低电平,可以启动 DAC539E4W 的 SPI 访问周期。串行时钟 SCLK 可以是连续时钟或选通时钟。SDI 数据在 SCLK 下降沿上传输。DAC539E4W 的 SPI 帧长度为 24 位。因此,SYNC 引脚必须保持低电平至少 24 个 SCLK 下降沿。当 SYNC 引脚取消置位为高电平时,访问周期结束。如果访问周期包含的时钟边沿小于最小值,则通信将被忽略。默认情况下,SDO 引脚未启用(三线 SPI)。在三线 SPI 模式下,如果访问周期包含的时钟边沿大于最小值,则器件仅使用前 24 位。当 SYNC 为高电平时,SCLK 和 SDI 信号会被阻止,同时 SDO 变为高阻态,以允许从总线上连接的其他器件回读数据。

表 7-8图 7-9 介绍了 24 位 SPI 访问周期的格式。SDI 的第一个字节输入是指令周期。指令周期将请求标识为读或写命令以及要访问的 7 位地址。周期中的最后 16 位构成数据周期。

表 7-8 SPI 读/写访问周期
字段 说明
23 R/W 将通信标识为地址寄存器的读或写命令:R/W = 0 设置写入操作。R/W = 1 设置读取操作
22-16 A[6:0] 寄存器地址:指定在读取或写入操作期间要访问的寄存器
15-0 DI[15:0] 数据周期位:如果是写入命令,则数据周期位是要写入地址为 A[6:0] 的寄存器的值。如果是读取命令,则数据周期位为不用考虑 值。
GUID-20211103-SS0I-ZB6H-BKVT-XNZ92XCJMFCX-low.svg图 7-9 SPI 写入周期

读取操作要求首先通过设置 INTERFACE-CONFIG 寄存器中的 SDO-EN 位来启用 SDO 引脚。此配置称为四线 SPI。读取操作通过发出读取命令访问周期来启动。读取命令后,必须发出第二个访问周期来获取请求的数据。表 7-9图 7-10 展示了输出数据格式。根据 FSDO 位,数据通过 SDO 引脚在 SCLK 的下降沿或上升沿输出;请参阅图 6-3

表 7-9 SDO 输出访问周期
字段 说明
23 R/W 来自上一访问周期的回波 R/W
22-16 A[6:0] 来自上一访问周期的回波寄存器地址
15-0 DI[15:0] 上一访问周期中请求的回读数据
GUID-20211103-SS0I-NKQR-LWBD-4XT57M0LH4WV-low.svg图 7-10 SPI 读取周期

菊花链操作也通过 SDO 引脚启用。在菊花链模式下,多个器件采用链式连接,其中一个器件的 SDO 引脚连接到以下器件的 SDI 引脚,如图 7-11 所示。SPI 主机驱动链中第一个器件的 SDI 引脚。链中最后一个器件的 SDO 引脚连接到 SPI 主机的 POCI 引脚。在四线 SPI 模式下,如果访问周期包含 24 个时钟边沿的倍数,则链中的第一个器件仅使用最后 24 个位。如果访问周期包含的时钟边沿不是 24 的倍数,则器件会忽略 SPI 数据包。图 7-12 介绍了菊花链写入周期的数据包格式。

GUID-20211103-SS0I-T93Z-FXBN-QPWLXZXDD8WL-low.svg图 7-11 SPI 菊花链连接
GUID-20211103-SS0I-JJFL-PS2S-WG6LL7HSTRFZ-low.svg图 7-12 SPI 菊花链写入周期