ZHCSSG9 june   2023 DAC539E4W

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:阈值 DAC
    6. 6.6  电气特性:比较器
    7. 6.7  电气特性:通用
    8. 6.8  时序要求:I2C 标准模式
    9. 6.9  时序要求:I2C 快速模式
    10. 6.10 时序要求:I2C 超快速模式
    11. 6.11 时序要求:SPI 写入操作
    12. 6.12 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    13. 6.13 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
          1. 7.3.2.1.1 电源作为基准
          2. 7.3.2.1.2 内部基准
          3. 7.3.2.1.3 外部基准
      3. 7.3.3 查询表 (LUT)
      4. 7.3.4 编程接口
      5. 7.3.5 非易失性存储器 (NVM)
        1. 7.3.5.1 NVM 循环冗余校验 (CRC)
          1. 7.3.5.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.5.1.2 NVM-CRC-FAIL-INT 位
      6. 7.3.6 上电复位 (POR)
      7. 7.3.7 外部复位
      8. 7.3.8 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
        1. 7.4.1.1 可编程迟滞比较器
      2. 7.4.2 断电模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  DAC-x-MARGIN-HIGH 寄存器(地址 = 01h、07h、0Dh、13h)[复位 = 0000h]
      3. 7.6.3  DAC-x-MARGIN-LOW 寄存器(地址 = 02h、08h、0Eh、14h)[复位 = 0000h]
      4. 7.6.4  DAC-x-VOUT-CMP-CONFIG 寄存器(地址 = 03h、09h、0Fh、15h)[复位 = 0401h]
      5. 7.6.5  DAC-x-CMP-MODE-CONFIG 寄存器(地址 = 05h、0Bh、11h、17h)[复位 = 0000h]
      6. 7.6.6  COMMON-CONFIG 寄存器(地址 = 1Fh)[复位 = 1249h]
      7. 7.6.7  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      8. 7.6.8  COMMON-DAC-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
      9. 7.6.9  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      10. 7.6.10 CMP-STATUS 寄存器(地址 = 23h)[复位 = 0000h]
      11. 7.6.11 DEVICE-MODE-CONFIG 寄存器(地址 = 25h)[复位 = 8040h]
      12. 7.6.12 INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      13. 7.6.13 STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      14. 7.6.14 SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      15. 7.6.15 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
      16. 7.6.16 DAC-x-DATA 寄存器(SRAM 地址 = 21h、22h、23h、24h)[复位 = 8000h]
      17. 7.6.17 LUT-x-DATA 寄存器(SRAM 地址 = 25h 至 34h)[复位 =(请参阅寄存器说明)]
      18. 7.6.18 LOOP-WAIT 寄存器(SRAM 地址 = 35h)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电气特性:阈值 DAC

所有最小/最大规格的条件为 –40°C ≤ TA ≤ +125°C,所有典型规格的条件为 TA = 25°C,1.7V ≤ VDD ≤ 5.5V,DAC 基准连接至 VDD,增益 = 1 ×,且数字输入处于 VDD 或 AGND(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 10
INL 积分非线性(1) –1.25 1.25 LSB
DNL 微分非线性(1) -1 1 LSB
偏移误差(3) 1.7V ≤ VDD < 2.7V,AINx 引脚短接至 OUTx,DAC 代码:8d -0.75 0.3 0.75 %FSR
2.7V ≤ VDD ≤ 5.5V,AINx 引脚短接至 VOUT,DAC 代码:8d –0.5 0.25 0.5
偏移误差温度系数(3) AINx 引脚短接至 OUTx,DAC 代码:8d ±0.0003 %FSR/°C
增益误差(3) 介于终点代码:8d 至 1016d –0.5 0.25 0.5 %FSR
增益误差温度系数(3) 介于终点代码:8d 至 1016d ±0.0008 %FSR/°C
输出
ZO VAIN 输出直流阻抗(3) DAC 输出已启用,内部基准(增益 = 1.5 × 或 2 ×)或 VDD 处的外部基准(增益 = 1 ×),VREF 引脚未短接至 VDD 400 500 600
DAC 输出已启用,内部 VREF,增益 = 3 × 或 4 × 325 400 485
在输出空载的情况下测量。对于外部基准和内部基准 VDD ≥ 1.21 × 增益 + 0.2V,介于终点代码:8d 至 1016d。
当使用内部基准时,相对于基准值以 200mV 余量指定。
在输出空载的情况下测量。