ZHCSNS5A April 2021 – December 2021 DAC53004 , DAC63004
PRODUCTION DATA
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 静态性能 | ||||||
| 分辨率 | DAC63004 | 12 | 位 | |||
| DAC53004 | 10 | |||||
| INL | 积分非线性(1) | DAC63004 | -4 | 4 | LSB | |
| DAC53004 | -1 | 1 | ||||
| DNL | 微分非线性(1) | -1 | 1 | LSB | ||
| 零代码误差(4) | 将 0d 编码至 DAC，外部基准，VDD= 5.5V | 6 | 12 | mV | ||
| 将 0d 编码至 DAC，内部 VREF，增益 = 4x，VDD = 5.5V | 6 | 15 | ||||
| 零代码误差温度系数(4) | 将 0d 编码至 DAC | ±10 | µV/°C | |||
| 偏移误差(4) (6) | 1.7V ≤ VDD < 2.7V，FBx 引脚短接到 OUTx， DAC 代码：12 位分辨率为 32d，10 位分辨率为 8d |
-0.75 | 0.3 | 0.75 | %FSR | |
| 2.7V ≤ VDD ≤ 5.5V，FBx 引脚短接到 OUTx， DAC 代码：12 位分辨率为 32d，10 位分辨率为 8d |
–0.5 | 0.25 | 0.5 | |||
| 偏移误差温度系数(4) | FBx 引脚短接到 OUTx， DAC 代码：12 位分辨率为 32d，10 位分辨率为 8d |
±0.0003 | %FSR/°C | |||
| 增益误差(4) | 端点代码之间：12 位分辨率为 32d 至 4064d，10 位分辨率为 8d 至 1016d | –0.5 | 0.25 | 0.5 | %FSR | |
| 增益误差温度系数(4) | 端点代码之间：12 位分辨率为 32d 至 4064d，10 位分辨率为 8d 至 1016d | ±0.0008 | %FSR/°C | |||
| 满量程误差(4)(6) | 1.7V ≤ VDD < 2.7V，DAC（满量程） | -1 | 1 | %FSR | ||
| 2.7V ≤ VDD ≤ 5.5V，DAC（满量程） | -0.5 | 0.5 | ||||
| 满量程误差温度系数(4) | DAC 处于满量程 | ±0.0008 | %FSR/°C | |||
| 输出 | ||||||
| 输出电压 | 基准连接到 VDD | 0 | VDD | V | ||
| CL | 容性负载(2) | RL = 无限，相位裕度 = 30° | 200 | pF | ||
| 相位裕度 = 30° | 1000 | |||||
| 短路电流 | VDD = 1.7V，满量程输出短接至 AGND 或 零标度输出短接至 VDD |
15 | mA | |||
| VDD = 2.7V，满量程输出短接至 AGND 或 零标度输出短接至 VDD |
50 | |||||
| VDD = 5.5V，满量程输出短接至 AGND 或 零标度输出短接至 VDD |
60 | |||||
| 输出电压余量(2) | 至 VDD（DAC 输出空载，内部基准 = 1.21V）， VDD ≥ 1.21V ☓ 增益 + 0.2V |
0.2 | V | |||
| 至 VDD 和 AGND（DAC 输出空载，VDD 上的外部基准，增益 = 1x，VREF 引脚未短接至 VDD） | 0.8 | %FSR | ||||
| 至 VDD 和 AGND（VDD = 5.5V 时 ILOAD = 10mA， VDD = 2.7V 时 ILOAD = 3mA，VDD = 1.8V 时 ILOAD = 1mA），VDD 处外部基准，增益 = 1x，VREF 引脚未短接至 VDD |
10 | |||||
| ZO | VFB 直流输出阻抗(3) | DAC 输出已启用，内部基准（增益 = 1.5x 或 2x）或外部基准在 VDD（增益 = 1x），VREF 引脚未短接至 VDD | 400 | 500 | 600 | kΩ |
| DAC 输出已启用，内部 VREF，增益 = 3x 或 4x | 325 | 400 | 485 | |||
| 电源抑制比（直流） | 内部 VREF，增益 = 2x，DAC 处于中标度，VDD = 5V ±10% | 0.25 | mV/V | |||
| 动态性能 | ||||||
| tsett | 输出电压建立时间 | 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR， VDD = 5.5V |
20 | µs | ||
| 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR， VDD = 5.5V，内部 VREF，增益 = 4x |
25 | |||||
| 转换率 | VDD = 5.5V | 0.3 | V/µs | |||
| 加电干扰幅度 | 启动时（DAC 输出被禁用） | 75 | mV | |||
| 启动时（DAC 输出被禁用），RL = 100kΩ | 200 | |||||
| 输出使能干扰幅度 | DAC 输出从禁用至启用（DAC 寄存器处于零标度），RL = 100kΩ | 250 | mV | |||
| Vn | 输出噪声电压（峰峰值） | f = 0.1Hz 至 10Hz，DAC 位于中标度，VDD = 5.5V | 50 | µVPP | ||
| 内部 VREF，增益 = 4x，f = 0.1Hz 至 10Hz， DAC 处于中标度，VDD = 5.5V |
90 | |||||
| 输出噪声密度 | f = 1kHz，DAC 位于中标度，VDD = 5.5V | 0.35 | µV/√Hz | |||
| 内部 VREF，增益 = 4x，f = 1kHz，DAC 处于中标度， VDD = 5.5V |
0.9 | |||||
| 电源抑制比（交流）(3) | 内部 VREF，增益 = 4x，200mV 50Hz 或 60Hz 正弦波叠加在电源电压上，DAC 处于中标度 | -68 | dB | |||
| 代码变化干扰脉冲 | 中标度周围 ±1LSB 变化（包括馈通） | 10 | nV-s | |||
| 代码变化干扰脉冲幅度 | 中标度周围 ±1LSB 变化（包括馈通） | 15 | mV | |||
| 电源 | ||||||
| IDD | 流入 VDD 的电流(4) (5) | 正常运行，DAC 处于满量程，数字引脚静态，外部基准处于 VDD，但 VREF 引脚未短接至 VDD | 35 | 50 | µA/ch | |