DACx3204‑Q1 具有高阻态断电模式，在上电时默认设置为该模式，除非使用 NVM 对器件进行编程。当 DAC 输出为高阻态时，通过 R₃ 的电流为零，直流/直流转换器设置为 45V 的标称输出电压。要在 DAC 上电时具有相同的标称条件，需将器件调至与直流/直流转换器反馈引脚 (FB) 相同的输出电压（即 1.2V）。此配置可确保即使在上电时，也没有电流流过 R₃。R₁ 的计算方式如下：(V_OUT – V_FB) / 100µA = 438kΩ。

为了达到 ±10% 的裕度高和裕度低条件，DAC 必须通过 R₁ 吸收或提供额外的电流。使用方程式 9 计算来自 DAC 的电流 (I_MARGIN)：

当标称 V_OUT 为 45V、裕度为 ±10%、V_FB 为 1.2V、I_NOMINAL 为 100μA 且 R₁ 为 438kΩ 时，方程式 9 变为方程式 10：

要计算 R₃ 的值，首先应确定 DAC 输出范围，并确保避免代码接近零标度和满量程，以确保在线性区域中安全运行。如果选择 686mV 作为最小输出，则 R₃ 的值通过方程式 11 计算得出：

使用 R₃ 的值，计算出的最大 DAC 输出为 1.71V。

当 DACx3204‑Q1 置于电流输出模式时，无需串联电阻器 R₃。将 DAC 输出设置为 –25µA 至 +25µA 的电流输出范围，并适当设置 DAC 代码以实现 ±10.7µA 的裕量电流。

DACx3204‑Q1 具有转换率功能，用于以定义的转换率在裕度高、裕度低和标称输出之间切换。请参阅节 7.4.5.1.2，了解转换率设置详细信息。该应用示例使用 4µV/s 的 SLEW_RATE 和 8 LSB 的 CODE_STEP 来实现 1.17ms 的转换时间。

以下是该应用示例的伪代码：

//SYNTAX: WRITE <REGISTER NAME (Hex code)>, <MSB DATA>, <LSB DATA>
//Write DAC code for nominal output (repeat for all DAC channels)
//For a 1.8-V output range, the 12-bit hex code for 1.2 V is 0xAAB. With 16-bit left alignment,
this becomes 0xAAB0
WRITE DAC_DATA(0x19), 0xAA, 0xB0
//Set gain setting to 1.5x internal reference (1.8 V) (repeat for all channels)
WRITE DAC-0-VOUT-CMP-CONFIG(0x3), 0x08, 0x00
//Power-up voltage output on all channels and enable the internal reference 
WRITE COMMON-CONFIG(0x1F),0x12, 0x49
//Configure GPI for Margin-High, Low trigger for all channels
WRITE GPIO-CONFIG(0x24), 0x01, 0xF5
//Set slew rate and code step (repeat for all channels)
//CODE_STEP: 8 LSB, SLEW_RATE: 4 µs/step
WRITE DAC-0-FUNC-CONFIG(0x06), 0x00, 0x51
//Write DAC margin high code (repeat for all channels)
//For a 1.8-V output range, the 12-bit hex code for 1.71 V is 0xF3C. With 16-bit left alignment,
this becomes 0xF3C0
WRITE DAC-0-MARGIN-HIGH(0x01), 0xF3, 0xC0
//Write DAC margin low code (repeat for all channels)
//For a 1.8-V output range, the 12-bit hex code for 686 mV is 0x61A. With 16-bit left alignment, this
becomes 0x61A0
WRITE DAC-0-MARGIN-LOW(0x02), 0x61, 0xA0
//Save settings to NVM
WRITE COMMON-TRIGGER(0x20), 0x00, 0x02