DACx3204‑Q1 器件采用串式架构,每个通道均具有一个电压输出放大器,一个外部 FB 引脚和电压电流转换器。节 7.2 显示了方框图中的 DAC 架构，该架构采用 1.8V 至 5.5V 电源供电。DAC 的内部电压基准为 1.21V。有一个选项可以选择 VREF 引脚上的外部基准或以电源作为基准。电压输出模式使用这三个基准选项之一。电流输出模式使用内部带隙来生成电流输出。电压和电流输出模式均支持多个可编程输出范围。

DACx3204‑Q1 器件在 VDD 关闭时支持高阻态输出，能够在强制电压高达 1.25V 的条件下在输出引脚上保持极低的泄漏电流。默认情况下，DAC 输出引脚也以高阻抗模式启动，这使得这些器件非常适合电压裕量和调节应用。要将加电模式更改为 10kΩ GND 或 100kΩ GND，需对 COMMON-CONFIG 寄存器中相应的 VOUT-PDN-X 字段进行编程，并将这些位加载到器件 NVM 中。

DACx3204‑Q1 器件支持每个通道的独立比较器模式。相应的 FBx 引脚充当比较器的输入。DAC 架构支持使用寄存器设置反转比较器输出。比较器输出可以是推挽式或开漏式。比较器模式支持使用裕度高 和裕度低 寄存器字段的可编程迟滞、锁存比较器和窗口比较器。比较器输出可由器件在内部访问。

DACx3204‑Q1 器件包括一个智能 功能集，可实现无处理器运行和高度集成。NVM 支持可预测的启动。在没有处理器时，或者处理器或软件出现故障时，GPIO 在没有 I²C 接口的情况下触发 DAC 输出。集成功能和 FBx 引脚可为控制应用启用 PWM 输出。FBx 引脚使该器件能够用作可编程比较器。数字转换率控制和高阻态断电模式可实现轻松的电压裕量和调节功能。