米6体育平台手机版

PRODUCTION DATA

对于单次更新，DACx3204‑Q1 需要一个开始条件、一个有效的 I²C 地址字节、一个命令字节以及两个数据字节，如表 7-14 中所列。

表 7-14 更新序列

MSB	....	LSB	ACK	MSB	...	LSB	ACK	MSB	...	LSB	ACK	MSB	...	LSB	ACK
地址 (A) 字节节 7.5.2.2.1				命令字节节 7.5.2.2.2				数据字节 - MSDB				数据字节 - LSDB
DB [31:24]				DB [23:16]				DB [15:8]				DB [7:0]

收到每个字节后，DACx3204‑Q1 系列通过在单个时钟脉冲的高电平期间拉低 SDA 线来确认该字节，如图 7-23 所示。这四个字节和确认周期构成了单次更新所需的 36 个时钟周期。一个有效的 I²C 地址字节选择 DACx3204‑Q1。

图 7-23 I²C 总线协议

命令字节设置所选 DACx3204‑Q1 器件的工作模式。如果要在通过该字节选择工作模式时进行数据更新，DACx3204‑Q1 器件必须接收两个数据字节：最高有效数据字节 (MSDB) 和最低有效数据字节 (LSDB)。DACx3204‑Q1 器件在 LSDB 之后的确认信号下降沿执行更新。

使用快速模式（时钟 = 400kHz）时，最大 DAC 更新速率限制为 10kSPS。使用超快速模式（时钟 = 1MHz）时，最大 DAC 更新速率限制为 25kSPS。收到停止条件后，DACx3204‑Q1 器件将释放 I²C 总线并等待新的启动条件。