ZHCSU04 November 2023 DAC61401 , DAC81401
PRODUCTION DATA
DAC 双缓冲架构可在不干扰模拟输出的情况下实现数据更新。数据更新是异步执行的。在更新模式下,DAC 输出更新之间需要 2.4μs 的最短等待时间 (tDACWAIT)。
在更新模式期间,DAC 数据寄存器写入会导致 DAC 有效寄存器和 DAC 输出在 SYNC 上升沿立即更新。等待时间由 SYNC 时序(图 5-3)控制。