ZHCSX44 September 2024 DDS39RF12 , DDS39RFS12
PRODUCTION DATA
该器件使用 JESD204C 高速串行接口将数据从逻辑器件传输到接收 DAC。器件串行通道能够以 8b/10b 编码和 64b/66b 编码运行。使用 8b/10b 编码的 JESD204C 格式向后兼容现有的 JESD204B 接收器。最多可使用 2 个信道来降低与速度受限逻辑器件连接时的信道速率。8b/10b 和 64b/66b 编码之间存在一些差异,本节将重点介绍这些差异。图 7-50 展示了 8b/10b 编码 JESD204C 接口的简化方框图,图 7-51 展示了 64b/66b 编码 JESD204C 接口的简化方框图。
该器件并不支持 JESD204C 的所有可选特性。表 7-15 中提供了支持的特性和不支持的特性的列表
字母标识符 | 特性 | 器件是否支持? |
---|---|---|
a | 8b/10b 链路层 | 是 |
b | 64b/66b 链路层 | 是 |
c | 64b/80b 链路层 | 否 |
d | 使用 64b/66b 或 64b/80b 链路层时的命令通道 | 否 |
e | 使用 64b/66b 或 64b/80b 链路层时的正向纠错 (FEC) | 否 |
f | 使用 64b/66b 或 64b/80b 链路层时的 CRC3 | 否 |
g | 使用 8b/10b 链路层时的物理 SYNC 引脚 | 是 |
h | 子类 0 | 是 |
i | 子类 1 | 是 |
j | 子类 2 | 否 |
k | 单个链路中的通道对齐 | 是 |
l | 子类 1,通过 MULTIREF 信号支持多点链路上的通道对齐 | 否 |
m | SYNC 接口时序与 JESD204A 兼容 | 是 |
n | SYNC 接口时序与 JESD204B 兼容 | 是 |
表 7-16 中简要总结了 JESD204C 接口中使用的各种信号以及相关器件引脚名称以供参考。
信号名称 | 器件引脚名称 | 说明 |
---|---|---|
数据 | 6SRX±、14SRX± | 8b/10b 或 64b/66b 编码后的高速串行化数据,该数据由串行器/解串器接收器接收。 |
SYNC | SYNC | 链路初始化信号(握手),切换为低电平以启动代码组同步 (CGS) 过程。不用于 64B/66B 编码模式。 |
器件时钟 | CLK+、CLK- | DAC 采样时钟,也用于为数字逻辑和串行器/解串器接收器计时。 |
SYSREF | SYSREF+、SYSREF– | 用于确定性复位每个 JESD204C 器件中的内部本地多帧时钟 (LMFC) 或本地扩展多块时钟 (LEMC) 计数器的系统计时参考 |