ZHCSW92 May 2024 DLP472TE
ADVANCE INFORMATION
8.2 DMD 电源断电过程
- 在断电期间，必须提供 VDD，直到 VBIAS、VRESET 和 VOFFSET 放电至指定的接地限制范围内。请参阅表 8-1。
- 在断电期间，严格要求 VBIAS 和 VOFFSET 之间的电压差值必须处于“建议运行条件”中所示的指定限值范围内。
- 在断电期间，针对 VRESET 相对于 VBIAS 的时序没有要求。
- 断电期间的电源压摆率是灵活的，前提是瞬态电压电平符合“绝对最大额定值”、“建议运行条件”和表 8-1中指定的要求。
- 在断电期间，LVCMOS 输入引脚电压必须小于“建议运行条件”中指定的值。
A. 请参阅表 4-1，了解引脚功能。
B. 为了防止电流过大，电源电压差值 |VBIAS – VOFFSET| 必须小于“建议运行条件”中指定的限值。
C. 为了防止电流过大，电源电压差值 |VBIAS – VRESET| 必须小于“建议运行条件”中指定的限值。
D. 根据表 8-1中的 tDELAY1 规格，VBIAS 必须在 VOFFSET 上电后上电。
E. VRESET、VOFFSET 和 VBIAS 斜坡必须在 VDD 和 BDDA 上电并稳定后启动。
F. DMD 微镜停放序列完成后，DLP 控制器软件启动硬件断电，从而激活 DMD_EN_ARSTZ 并禁用 VBIAS、VRESET 和 VOFFSET。
G. 在断电情况下，DLP 控制器硬件执行紧急 DMD 微镜停放程序，DMD_EN_ARSTZ 变为低电平。
H. 根据表 8-1中的 Delay2 规格，VDD 必须保持高电平，直到 VOFFSET、VBIAS 和 VRESET 变为低电平。
I. 为了防止电流过大，电源电压差值 |VDDA – VDD| 必须小于“建议运行条件”中指定的限值。
J. 未按比例显示。为清晰起见，图中省略了细节。
图 8-1 DMD 电源要求