5 引脚配置和功能

图 5-1 149 引脚 FYA 封装底视图

表 5-1 引脚功能

引脚		网络长度 (mil)	信号	类型⁽¹⁾	说明
名称	编号	网络长度 (mil)	信号	类型⁽¹⁾	说明
数据输入
D_AN(1)	G20	760.78	LVDS	I	数据总线 A 的 LVDS 对
D_AN(3)	H19	760.73
D_AN(5)	F18	760.73
D_AN(7)	E18	760.77
D_AN(9)	C20	760.67
D_AN(11)	B18	760.68
D_AN(13)	A20	760.77
D_AN(15)	B19	760.79
D_AP(1)	H20	760.86
D_AP(3)	G19	760.76
D_AP(5)	G18	760.81
D_AP(7)	D18	760.81
D_AP(9)	D20	760.74
D_AP(11)	A18	760.77
D_AP(13)	B20	760.77
D_AP(15)	A19	760.75
D_BN(1)	K20	760.72	LVDS	I	数据总线 B 的 LVDS 对
D_BN(3)	J19	760.79
D_BN(5)	L18	760.77
D_BN(7)	M18	760.78
D_BN(9)	P20	760.76
D_BN(11)	R18	760.78
D_BN(13)	T20	760.78
D_BN(15)	R19	760.77
D_BP(1)	J20	760.8
D_BP(3)	K19	760.82
D_BP(5)	K18	760.85
D_BP(7)	N18	760.81
D_BP(9)	N20	760.83
D_BP(11)	T18	760.8
D_BP(13)	R20	760.72
D_BP(15)	T19	760.77
DCLK_AN	D19	760.73		I	数据时钟 A 的 LVDS 对
DCLK_AP	E19	760.8		I	数据时钟 A 的 LVDS 对
DCLK_BN	N19	760.72		I	数据时钟 B 的 LVDS 对
DCLK_BP	M19	760.8		I	数据时钟 B 的 LVDS 对
数据控制输入
SCTRL_AN	F20	760.78		I	串行控制（同步）A 的 LVDS 对
SCTRL_AP	E20	760.7		I	串行控制（同步）A 的 LVDS 对
SCTRL_BN	L20	760.83		I	串行控制（同步）B 的 LVDS 对
SCTRL_BP	M20	760.78		I	串行控制（同步）B 的 LVDS 对
微镜偏置复位输入
MBRST(0)	C3			I	非逻辑兼容微镜偏置复位信号。直接连接至像素微镜阵列。用于固定或释放微镜。接合焊盘连接至内部下拉电阻器。
MBRST(1)	D2
MBRST(2)	D3
MBRST(3)	E2
MBRST(4)	G3
MBRST(5)	E1
MBRST(6)	G2
MBRST(7)	G1
MBRST(8)	N3
MBRST(9)	M2
MBRST(10)	M3
MBRST(11)	L2
MBRST(12)	J3
MBRST(13)	L1
MBRST(14)	J2
MBRST(15)	J1			NC	未使用的额外引脚。接合焊盘连接至内部下拉电阻器。请勿在 DLP® 系统板上连接。
SCP 控制
SCPCLK	A8			I	串行通信端口时钟。接合焊盘连接至内部下拉电路。
SCPDI	A5			I	串行通信端口数据。接合焊盘连接至内部下拉电路。
SCPENZ	B7			I	低电平有效串行通信端口使能。接合焊盘连接至内部下拉电路。
SCPDO	A9			O	串行通信端口输出
其他信号
EVCC	A3			P	请勿在 DLP® 系统板上连接。
MODE_A	A4			I	数据带宽模式选择。接合焊盘连接至内部下拉电路。有关 DLP® 系统板连接信息，请参阅表 5-2。
PWRDNZ	B9			I	低电平有效器件复位。接合焊盘连接至内部下拉电路。
POWER
V_CC⁽²⁾	B11、B12、B13、B16、R12、R13、R16、R17			P	低压 CMOS 逻辑的电源。微镜地址电极的正常高电压电源
V_CCI⁽²⁾	A12、A14、A16、T12、T14、T16			P	低压 CMOS LVDS 接口的电源
V_CC2⁽²⁾	C1、D1、M1、N1			P	高压 CMOS 逻辑的电源。微镜地址电极的阶跃高电压电源
V_SS（接地）⁽³⁾	A6、A11、A13、A15、A17、B4、B5、B8、B14、B15、B17、C2、C18、C19、F1、F2、F19、H1、H2、H3、H18、J18、K1、K2、L19、N2、P18、P19、R4、R9、R14、R15、T7、T13、T15、T17			P	所有电源的公共回路
保留信号
RESERVED_FC	R7			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_FD	R8			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_PFE	T8			I	连接至 DLP® 系统板上的接地端。接合焊盘连接至内部下拉电路。
RESERVED_STM	B6			I	连接至 DLP® 系统板上的 GND。接合焊盘连接至内部下拉电路。
RESERVED_TP0	R10			I	请勿在 DLP® 系统板上连接。
RESERVED_TP1	T11			I	请勿在 DLP® 系统板上连接。
RESERVED_TP2	R11			I	请勿在 DLP® 系统板上连接。
RESERVED_BA	T10			O	请勿在 DLP® 系统板上连接。
RESERVED_BB	A10			O	请勿在 DLP® 系统板上连接。
RESERVED_RA1	T9			O	请勿在 DLP® 系统板上连接。
RESERVED_RB1	A7			O	请勿在 DLP® 系统板上连接。
RESERVED_TS	B10			O	请勿在 DLP® 系统板上连接。
RESERVED_A(0)	T2			NC	请勿在 DLP® 系统板上连接。
RESERVED_A(1)	T3
RESERVED_A(2)	R3
RESERVED_A(3)	T4
RESERVED_M(0)	R2			NC	请勿在 DLP® 系统板上连接。
RESERVED_M(1)	P1			NC	请勿在 DLP® 系统板上连接。
RESERVED_S(0)	T1			NC	请勿在 DLP® 系统板上连接。
RESERVED_S(1)	R1			NC	请勿在 DLP® 系统板上连接。
RESERVED_IRQZ	T6			NC	请勿在 DLP® 系统板上连接。
RESERVED_OEZ	R5			NC	请勿在 DLP® 系统板上连接。
RESERVED_RSTZ	R6			NC	请勿在 DLP® 系统板上连接。
RESERVED_STR	T5			NC	请勿在 DLP® 系统板上连接。
RESERVED_STR	T5			NC	请勿在 DLP® 系统板上连接。
RESERVED_VB	E3、F3、K3、L3			NC	请勿在 DLP® 系统板上连接。
RESERVED_VR	B2、B3、P2、P3			NC	请勿在 DLP® 系统板上连接。

(1) I = 输入，O = 输出，G = 接地，A = 模拟，P = 电源，NC = 无连接。

(2) 所有 DMD 运行模式所需的电源引脚为 V_SS、V_CC、V_CCI 和 V_CC2。

(3) 必须连接 V_SS 才能使 DMD 正常运行。

表 5-2 数据总线 LVDS 对与 MODE_A 之间的对应关系

MODE_A	D_A 和 D_B
GND	（1、3、5、7、9、11、13、15）
VCC	（3、7、11、15）

将数据驱动到 DMD 的 DLP® ASIC 通常仅支持表 5-2 中显示的部分模式。