ZHCSRZ7 april 2023 DLP550HE
PRODUCTION DATA
9.2 DMD 电源断电过程
- 在断电期间，必须提供 VCC 和 VCCI，直到 VCC2 放电至处于指定的接地限制范围内。请参见节 6.4。
- 断电期间的电源压摆率是灵活的，前提是瞬态电压电平符合节 6.1和节 6.4中列出的要求。在断电期间，LVCMOS 输入引脚电压必须小于节 6.4中指定的值。
图 9-1 电源时序A. 有关引脚功能，请参阅引脚配置和功能。
B. 在 VCC2 上电之前，VCC 必须已上电并保持稳定。
C. PWRDNZ 有两个打开选项。选项 1：直到 VCC 和 VCC2 上电并保持稳定后 PWRDNZ 才变为高电平，或选项 2：在 VCC 和 VCC2 上电并保持稳定后，PWRDNZ 必须输出低电平脉冲并持续 TPWRDNZ 或 10ns。
D. 至少经过 TLVDS_ARSTZ 或 2μs PWRDNZ 变为高电平产生的等待时间后 LVDS 接收器才能恢复。
E. DMD 微镜停放序列完成后，DLP 控制器软件启动硬件断电，从而激活 PWRDNZ 并禁用 VCC2。
F. 在断电情况下，DLP 控制器硬件执行紧急 DMD 微镜停放程序，PWRDNZ 变为低电平。
G. VCC 必须保持高电平，直到 VCC2 变为低电平。
H. 为了防止电流过大，电源电压差值 |VCCI – VCC| 必须小于节 6.4中指定的限值。