5 引脚配置和功能

图 5-1 350 引脚 FYE 封装底视图

表 5-1 引脚功能

引脚⁽¹⁾		类型⁽⁵⁾	信号	数据速率⁽²⁾	内部端接⁽³⁾	说明	布线 (mil)⁽⁴⁾
名称	编号	类型⁽⁵⁾	信号	数据速率⁽²⁾	内部端接⁽³⁾	说明	布线 (mil)⁽⁴⁾
数据总线 A
D_AN(0)	B14	I	LVDS	DDR	差分	数据，负	494.88
D_AN(1)	B15	I		DDR	差分	数据，负	486.18
D_AN(2)	C16	I		DDR	差分	数据，负	495.16
D_AN(3)	K24	I		DDR	差分	数据，负	485.67
D_AN(4)	B18	I		DDR	差分	数据，负	494.76
D_AN(5)	L24	I		DDR	差分	数据，负	490.63
D_AN(6)	C19	I		DDR	差分	数据，负	495.16
D_AN(7)	H24	I		DDR	差分	数据，负	485.55
D_AN(8)	H23	I		DDR	差分	数据，负	495.16
D_AN(9)	B25	I		DDR	差分	数据，负	485.59
D_AN(10)	D24	I		DDR	差分	数据，负	495.16
D_AN(11)	E25	I		DDR	差分	数据，负	495.16
D_AN(12)	F25	I		DDR	差分	数据，负	490.04
D_AN(13)	H25	I		DDR	差分	数据，负	485.91
D_AN(14)	L25	I		DDR	差分	数据，负	495.16
D_AN(15)	G24	I		DDR	差分	数据，负	495.16
D_AP(0)	C14	I	LVDS	DDR	差分	数据，正	494.84
D_AP(1)	B16	I		DDR	差分	数据，正	486.22
D_AP(2)	C17	I		DDR	差分	数据，正	494.65
D_AP(3)	K23	I		DDR	差分	数据，正	488.42
D_AP(4)	B19	I		DDR	差分	数据，正	495.16
D_AP(5)	L23	I		DDR	差分	数据，正	490.67
D_AP(6)	C20	I		DDR	差分	数据，正	498.11
D_AP(7)	J24	I		DDR	差分	数据，正	486.22
D_AP(8)	J23	I		DDR	差分	数据，正	495.47
D_AP(9)	C25	I		DDR	差分	数据，正	485.94
D_AP(10)	E24	I		DDR	差分	数据，正	495.16
D_AP(11)	D25	I		DDR	差分	数据，正	494.13
D_AP(12)	G25	I		DDR	差分	数据，正	488.98
D_AP(13)	J25	I		DDR	差分	数据，正	492.56
D_AP(14)	K25	I		DDR	差分	数据，正	495.16
D_AP(15)	F24	I		DDR	差分	数据，正	495.16
数据总线 B
D_BN(0)	Z14	I	LVDS	DDR	差分	数据，负	494.92
D_BN(1)	Z15	I		DDR	差分	数据，负	486.18
D_BN(2)	Y16	I		DDR	差分	数据，负	496.46
D_BN(3)	P24	I		DDR	差分	数据，负	493.74
D_BN(4)	Z18	I		DDR	差分	数据，负	494.76
D_BN(5)	N24	I		DDR	差分	数据，负	495.16
D_BN(6)	Y19	I		DDR	差分	数据，负	492.16
D_BN(7)	T24	I		DDR	差分	数据，负	492.68
D_BN(8)	T23	I		DDR	差分	数据，负	484.45
D_BN(9)	Z25	I		DDR	差分	数据，负	492.09
D_BN(10)	X24	I		DDR	差分	数据，负	497.72
D_BN(11)	W25	I		DDR	差分	数据，负	495.16
D_BN(12)	V25	I		DDR	差分	数据，负	484.17
D_BN(13)	T25	I		DDR	差分	数据，负	481.42
D_BN(14)	N25	I		DDR	差分	数据，负	495.16
D_BN(15)	U24	I		DDR	差分	数据，负	489.8
D_BP(0)	Y14	I	LVDS	DDR	差分	数据，正	494.88
D_BP(1)	Z16	I		DDR	差分	数据，正	486.26
D_BP(2)	Y17	I		DDR	差分	数据，正	495.16
D_BP(3)	P23	I		DDR	差分	数据，正	492.48
D_BP(4)	Z19	I		DDR	差分	数据，正	495.16
D_BP(5)	N23	I		DDR	差分	数据，正	497.99
D_BP(6)	Y20	I		DDR	差分	数据，正	495.16
D_BP(7)	R24	I		DDR	差分	数据，正	492.05
D_BP(8)	R23	I		DDR	差分	数据，正	484.45
D_BP(9)	Y25	I		DDR	差分	数据，正	492.24
D_BP(10)	W24	I		DDR	差分	数据，正	495.16
D_BP(11)	X25	I		DDR	差分	数据，正	494.72
D_BP(12)	U25	I		DDR	差分	数据，正	483.78
D_BP(13)	R25	I		DDR	差分	数据，正	489.13
D_BP(14)	P25	I		DDR	差分	数据，正	499.53
D_BP(15)	V24	I		DDR	差分	数据，正	488.66
串行控制
SCTRL_AN	C23	I	LVDS	DDR	差分	串行控制，负	492.95
SCTRL_BN	Y23	I		DDR	差分	串行控制，负	493.78
SCTRL_AP	C24	I		DDR	差分	串行控制，负	493.78
SCTRL_BP	Y24	I		DDR	差分	串行控制，负	493.11
时钟
DCLK_AN	B23	I	LVDS		差分	时钟，负	480.35
DCLK_BN	Z23	I			差分	时钟，负	486.22
DCLK_AP	B22	I			差分	时钟，负	485.83
DCLK_BP	Z22	I			差分	时钟，负	491.93
串行通信端口 (SCP)
SCP_DO	B8	O	LVCMOS	SDR		串行通信端口输出
SCP_DI	B7	I		SDR	下拉	串行通信端口数据 I
SCP_CLK	B6	I				串行通信端口时钟
SCP_ENZ	C8	I				低电平有效串行通信端口使能
微镜复位控制
RESET_ADDR(0)	X9	I	LVCMOS		下拉	复位驱动器地址选择
RESET_ADDR(1)	X8	I				复位驱动器地址选择
RESET_ADDR(2)	Z8	I				复位驱动器地址选择
RESET_ADDR(3)	Z7	I				复位驱动器地址选择
RESET_MODE(0)	W11	I				复位驱动器模式选择
RESET_MODE(1)	Z10	I				复位驱动器模式选择
RESET_SEL(0)	Y10	I				复位驱动器电平选择
RESET_SEL(1)	Y9	I				复位驱动器电平选择
RESET_STROBE	Y7	I				在上升沿锁存的复位地址、模式和电平
使能和中断
PWRDNZ	D2	I	LVCMOS		下拉	低电平有效，器件复位
RESET_OEZ	W7	I			下拉	低电平有效，DMD 复位驱动器电路的输出使能
RESETZ	Z6	I			下拉	低电平有效，将复位电路设置为已知的 VOFFSET 状态
RESET_IRQZ	Z5	O				低电平有效，向 ASIC 输出中断
稳压器监控
PG_BIAS	E11	I	LVCMOS		上拉	低电平有效，外部 VBIAS 稳压器故障
PG_OFFSET	B10	I				低电平有效，外部 VOFFSET 稳压器故障
PG_RESET	D11	I				低电平有效，外部 VRESET 稳压器故障
EN_BIAS	D9	O				高电平有效，外部 VBIAS 稳压器使能
EN_OFFSET	C9	O				高电平有效，外部 VOFFSET 稳压器使能
EN_RESET	E9	O				高电平有效，外部 VRESET 稳压器使能
使引脚保持未连接状态
MBRST(0)	C2	O	模拟		下拉	为确保 DMD 正常运行，请勿连接。
MBRST(1)	C3	O
MBRST(2)	C5	O
MBRST(3)	C4	O
MBRST(4)	E5	O
MBRST(5)	E4	O
MBRST(6)	E3	O
MBRST(7)	G4	O
MBRST(8)	G3	O
MBRST(9)	G2	O
MBRST(10)	J4	O
MBRST(11)	J3	O
MBRST(12)	J2	O
MBRST(13)	L4	O
MBRST(14)	L3	O
MBRST(15)	L2	O
使引脚保持未连接状态
RESERVED_PFE	E7	I	LVCMOS		下拉	为确保 DMD 正常运行，请勿连接。
RESERVED_TM	D13	I
RESERVED_Xl1	E13	I
RESERVED_TP0	W12	I	模拟
RESERVED_TP1	Y11	I
RESERVED_TP2	X11	I
使引脚保持未连接状态
RESERVED_BA	Y12	O	LVCMOS			为确保 DMD 正常运行，请勿连接。
RESERVED_BB	C12	O
RESERVED_TS	D5	O
使引脚保持未连接状态
无连接	B11					为确保 DMD 正常运行，请勿连接。
无连接	C11
无连接	C13
无连接	E12
无连接	E14
无连接	E23
无连接	H4					为确保 DMD 正常运行，请勿连接。
无连接	N2
无连接	N3
无连接	N4
无连接	R2
无连接	R3
无连接	R4
无连接	T4
无连接	U2					为确保 DMD 正常运行，请勿连接。
无连接	U3
无连接	U4
无连接	W3
无连接	W4
无连接	W5
无连接	W13
无连接	W14
无连接	W23
无连接	X4					为确保 DMD 正常运行，请勿连接。
无连接	X5
无连接	X13
无连接	Y2
无连接	Y3
无连接	Y4
无连接	Y5
无连接	Z11

(1) 运行 DMD 需要以下电源：VCC、VCCI、VOFFSET、VBIAS 和 VRESET。还必须连接 VSS。

(2) DDR = 双倍数据速率。SDR = 单倍数据速率。有关规格和关系，请参阅节 6.7。

(3) 内部端子 - CMOS 电平内部端接。有关差分端接规格，请参阅节 6.4。

(4) DMD FYE 封装的介电常数约为 9.6。对于所示的封装布线长度：传播速度 = 11.8/sqrt(9.6) = 3.808in/ns。传播延迟 = 0.262ns/in = 262ps/in = 10.315ps/mm。

(5) I = 输入，O = 输出，G = 地

表 5-2 电源引脚功能

引脚		类型 (I/O/P)⁽²⁾	信号	说明
名称⁽¹⁾	编号	类型 (I/O/P)⁽²⁾	信号	说明
VBIAS	A6、A7、A8、AA6、AA7、AA8	P	模拟	微镜复位信号正偏置电平的电源电压
VOFFSET	A3、A4、A25		模拟	HVCMOS 逻辑的电源电压
	B26、L26、M26		模拟	微镜地址电极阶跃高电压的电源电压
	N26、Z26、AA3、AA4		模拟	微镜复位信号正偏移电平的电源电压
VRESET	G1、H1、J1、R1、T1、U1		模拟	微镜复位信号负复位电平的电源电压
VCC	A9、B3、B5、B12、C1、C6、C10、D4、D6、D8、E1、E2、E10、E15、E16、E17、F3、H2、K1、K3、M4、P1、P3、T2、V3、W1、W2、W6、W9、W10、W15、W16、W17、X3、X6、Y1、Y8、Y13、Z1、Z3、Z12、AA2、AA9、AA10		模拟	LVCMOS 内核逻辑的电源电压。微镜地址电极正常高电平的电源电压。断电序列期间微镜复位信号正偏移电平的电源电压
VCCI	A16、A17、A18、A20、A21、A23、AA16、AA17、AA18、AA20、AA21、AA23		模拟	LVDS 接收器的电源电压
VSS	A5、A10、A11、A19、A22、A24、B2、B4、B9、B13、B17、B20、B21、B24、C7、C15、C18、C21、C22、C26、D1、D3、D7、D10、D12、D14、D15、D16、D17、D18、D19、D20、D21、D22、D23、D26、E6、E8、E18、E19、E20、E21、E22、E26、F1、F2、F4、F23、F26、G23、G26、H3、H26、J26、K2、K4、K26、L1、M1、M2、M3、M23、M24、M25、N1、P2、P4、P26、R26、T3、T26、U23、U26、V1、V2、V4、V23、V26、W8、W18、W19、W20、W21、W22、W26、X1、X2、X7、X10、X12、X14、X15、X16、X17、X18、X19、X20、X21、X22、X23、X26、Y6、Y15、Y18、Y21、Y22、Y26、Z2、Z4、Z9、Z13、Z17、Z20、Z21、Z24、AA5、AA11、AA19、AA22、AA24		模拟	器件接地。所有电源的公共回路

(1) 运行 DMD 需要以下电源：VCC、VCCI、VOFFSET、VBIAS 和 VRESET。还必须连接 VSS。

(2) P = 电源