米6体育平台手机版

ZHCSRS9 December 2024 DLP991U

PRODUCTION DATA

封装选项

机械数据 (封装 | 引脚)

FLV|321

散热焊盘机械数据 (封装 | 引脚)

订购信息

zhcsrs9_oa

7.5.1.2.2 PCB 层堆叠示例

为了满足系统设计要求，需要特别注意 PCB 层设计。表 7-7 显示了一个 PCB 堆叠示例。为了更大限度地提高构成 HSSI DMD 输入接口的高速差分信号的信号完整性，差分信号在内部层上布线并以实心接地层为基准。为了进一步改善 DMD 电路板的信号完整性，这里使用了 Nelco N4000-13 SI 作为电介质材料来改善信号压摆率，从而提升 HSSI DMD 输入接口的性能。

表 7-7 PCB 层堆叠示例

层编号	层名称	覆铜重量	注释
1	A 侧 - 主要元件	½oz（电镀前）	顶层元件，包括电源生成和数据输入连接器。低频信号布线。需要覆铜 (GND)，最大镀铜厚度为 1 盎司。第 2 层的阻抗基准
2	信号（高频）	½oz	高速信号层，从输入连接器到 DMD 的高速差分数据总线。数据线保持在第 1 层上的接地覆铜下方。
3	接地	½oz	信号层 2 和 4 的实心接地平面（网络 GND）基准
4	信号（高频）	½oz	高速信号层，从输入连接器到 DMD 的高速差分数据总线
5	接地	½oz	信号层 4 和 6 的实心接地平面（网络 GND）基准
6	信号（高频）	½oz	高速信号层，从输入连接器到 DMD 的高速差分数据总线
7	接地	½oz	信号层 6 和 8 的实心接地平面（网络 GND）基准
8	B 侧 - DMD、电源平面和次要元件	½oz（电镀前）1	DMD 和迂回。数据输入连接器。用于 1.8V、3.3V、10V、–14V、18V 的主分割电源平面。分立式元件（必要时）。低频信号布线。就需要覆铜，最大镀铜厚度为 1 盎司。

如 DLP991U DMD 机械 ICD 图中所述，DMD 器件焊盘镀有 50-100 微英寸电解镍，再镀有至少 30 微英寸电解金。