ZHCSVQ6 April 2024 DLPC7530
PRODUCTION DATA
- 1
- 1 特性
- 2 应用
- 3 说明
- 4 引脚配置和功能
-
5 规格
- 5.1 绝对最大额定值
- 5.2 ESD 等级
- 5.3 建议运行条件
- 5.4 热性能信息
- 5.5 电源电气特性
- 5.6 引脚电气特性
- 5.7 DMD HSSI 电气特性
- 5.8 DMD 低速 LVDS 电气特性
- 5.9 V-by-One 接口电气特性
- 5.10 FPD-Link LVDS 电气特性
- 5.11 USB 电气特性
- 5.12 系统振荡器时序要求
- 5.13 电源和复位时序要求
- 5.14 DMD HSSI 时序要求
- 5.15 DMD 低速 LVDS 时序要求
- 5.16 V-by-One 接口一般时序要求
- 5.17 FPD-Link 接口一般时序要求
- 5.18 并行接口一般时序要求
- 5.19 源帧时序要求
- 5.20 同步串行端口接口时序要求
- 5.21 控制器和目标 I2C 接口时序要求
- 5.22 可编程输出时钟时序要求
- 5.23 JTAG 边界扫描接口时序要求（仅限调试）
- 5.24 JTAG ARM 多 ICE 接口时序要求（仅限调试）
- 5.25 多跟踪 ETM 接口时序要求
- 6 详细说明
- 7 应用和实施
- 8 电源相关建议
- 9 布局
- 10器件和文档支持
- 11修订历史记录
- 12机械、封装和可订购信息
5.13 电源和复位时序要求
| 参数 | 最小值 | 最大值 | 单位 | ||
|---|---|---|---|---|---|
| tRAMP-UP | 电源斜升时间(1)（图 5-5） | 每个 电源斜升时间的 电源斜坡：TOV × 10% 至 TOV × 90% TOV = 典型工作电压 |
0.01 | 10 | ms |
| tRAMP-UP-TOTAL | 总电源斜升时间(1) | 1.15V、1.8V、1.21V 和 3.3V 电源必须完成其斜升（从 1.15V 斜升开始）的总时间。 斜升时间：TOV × 10% 至 TOV × 90% TOV = 典型工作电压 |
100 | ms | |
| tRAMP-DOWN | 电源斜降时间(1)（图 5-5，图 5-6） | 每个 电源斜降时间的 电源斜坡：TOV × 90% 至 TOV × 10% TOV = 典型工作电压 |
0 | 100 | ms |
| tRAMP-DOWN-TOTAL | 总电源斜降时间(1) | 1.15V、1.8V、1.21V 和 3.3V 电源必须完成其斜降（从 3.3V 斜升开始）的总时间。 斜降时间：TOV × 90% 至 TOV × 10% TOV = 典型工作电压 |
100 | ms | |
| tRUSD18 | 1.8V 电源斜升启动延迟(2)（图 5-6） | 从 1.15V 电源斜坡开始到 1.8V 电源斜坡开始的延迟 | 请参阅(3) | ms | |
| tRUSD33 | 3.3V 电源斜升启动延迟(2)（图 5-6） | 从 1.15V 电源斜坡开始到 3.3V 电源斜坡开始的延迟 | 10 | 50 | ms |
| tRUSD12 | 1.21V 电源斜升启动延迟， (2)（图 5-6） | 从 1.8V 电源斜坡开始到 1.21V 电源斜坡开始的延迟 | 请参阅(4) | ms | |
| tRDSD18 | 1.8V 电源斜降启动延迟，(2)（图 5-6） | 从 1.21V 电源斜坡开始到 1.8V 电源斜坡开始的延迟 | 请参阅(5) | ms | |
| tRDSD115 | 1.15V 电源斜降启动延迟，(2)（图 5-6） | 从 3.3V 电源斜坡开始到 1.15V 电源斜坡开始的延迟 | 请参阅(8) | ||
| tEW | 预警时间（图 5-8） | 在任何电源电压低于控制器规格之前，PWRGOOD 变为低电平无效（作为预警） | 500 | µs | |
| tPH | 电源保持时间（图 5-8） | POSENSE 在禁用 PWRGOOD 后保持有效。 | 500(9) | µs | |
| tw1 | 脉冲持续时间，低电平有效，PWRGOOD（图 5-7） | POSENSE 有效时的 PWRGOOD 无效时间 50% 至 50% 基准点（信号） |
4 | 1000(6) | µs |
| tt1 | 转换时间，PWRGOOD tt1 = tƒ1 和 tr1 （图 5-7） |
PWRGOOD 的上升和下降时间 20% 至 80% 基准点（信号） |
625 | µs | |
| tw2 | 脉冲持续时间，低电平有效，POSENSE （图 5-8） | PWRGOOD 无效时的 POSENCE 无效时间 50% 至 50% 基准点（信号） |
100 | ms | |
| tt2 | 转换时间，POSENCE tt1 = tƒ1 和 tr1 （图 5-8） |
POSENCE 的上升和下降时间(7) 20% 至 80% 基准点（信号） |
25 | µs | |
| tPSD | PWRGOOD 启动延迟（图 5-7） | 在 PWRGOOD 影响 DLPC7530运行之前 POSENSE 上升沿后的时间 | 51.5 | 60 | ms |
| tPROJ_ON | PROJ_ON 下降时间到 PWRGOOD 的延迟（图 5-8） | 下降延迟 PROJ_ON 80% 至 PWRGOOD 80% 下降时间开始 |
10 | ms | |
| tREFCLKA | REFCLKA 的稳定时间 （图 5-7） | POSENSE 之前 REFLCKA 的稳定时间 | 请参阅(10) | ||
(1) 假定所有 1.15V 电源来自同一源，但某些电源可能在进入 DLPC7530 之前具有额外的滤波。因此，这些电源应该一起斜坡（除了由滤波引起的差异）。对于 1.21V、1.8V 和 3.3V 电源，也存在同样的预期。
(2) DLPC7530 具有下面列出的特定电源时序要求，包括此表中指定的时序。
- 上电顺序：
- 1.15V（内核、模拟）» 1.8V（I/O、SCS）» 1.21V (SCS)
- 1.15V（内核、模拟）» 3.3V (I/O
- 断电顺序：
- 3.3V (I/O) » 1.15V（内核、模拟）
- 1.21V (SCS) » 1.8V（I/O、SCS）» 1.15V（内核、模拟）
(3) 此延迟要求参数定义为两个事件的间隔时间。第一个事件是 1.15V 电源斜升开始的时间点，第二个事件是 1.15V 电源斜升达到 TOV 的 80%（此时 1.8V 电源可以开始斜升）。由于第二个事件能否发生取决于 1.15V 电源的特定设计，因此设计人员必须确定特定延迟时间。
(4) 此延迟要求参数定义为两个事件的间隔时间。第一个事件是 1.8V 电源斜升开始的时间点，第二个事件是 1.8V 电源斜升达到 TOV 的 80%（此时 1.21V 电源可以开始斜升）。由于第二个事件能否发生取决于 1.8V 电源的特定设计，因此设计人员必须确定特定延迟时间。
(5) 此延迟要求参数定义为两个事件的间隔时间。第一个事件是 1.21V 电源斜降开始的时间点，第二个事件是 1.21V 电源斜降达到 TOV 的 20%（此时 1.8V 电源可以开始斜降）。由于第二个事件能否发生取决于 1.21V 电源的特定设计，因此设计人员必须确定特定延迟时间。这段延迟时间是为了确定在斜降期间，在 1.2V 电源低于 300mV 前，1.8V 电源的电压电平绝不会降至低于 1.21V 电源的电压电平。
(6) 此最大值仅在当 PWRGOOD 处于非活动状态时 1.8V 电源保持开启状态的情况下适用。否则，没有最大限值。
(7) 只要此信号上的噪声低于迟滞阈值
(8) 此延迟要求参数定义为两个事件的间隔时间。第一个事件是 3.3V 电源斜降开始的时间点，第二个事件是 3.3V 电源斜降和 1.8V 电源斜降达到 TOV 的 10%（此时 1.15V 电源可以开始斜降）。由于第二个事件能否发生取决于 3.3V 和 1.8V 电源的特定设计，因此设计人员必须确定特定延迟时间。
(9) 如果 PROJ_ON 用于断电，则不需要电源保持时间 (tPH)。
(10) 这个延迟要求参数由 RECLKA 振荡器的设计定义。在释放 POSENSE 之前，必须提供稳定的时钟。
图 5-5 电源斜坡时间
图 5-6 电源斜坡时序曲线
图 5-7 上电时序
图 5-8 断电时序 — 正常
图 5-9 断电时序 — 故障