ZHCSVQ6 April 2024 DLPC7530
PRODUCTION DATA
- 1
- 1 特性
- 2 应用
- 3 说明
- 4 引脚配置和功能
-
5 规格
- 5.1 绝对最大额定值
- 5.2 ESD 等级
- 5.3 建议运行条件
- 5.4 热性能信息
- 5.5 电源电气特性
- 5.6 引脚电气特性
- 5.7 DMD HSSI 电气特性
- 5.8 DMD 低速 LVDS 电气特性
- 5.9 V-by-One 接口电气特性
- 5.10 FPD-Link LVDS 电气特性
- 5.11 USB 电气特性
- 5.12 系统振荡器时序要求
- 5.13 电源和复位时序要求
- 5.14 DMD HSSI 时序要求
- 5.15 DMD 低速 LVDS 时序要求
- 5.16 V-by-One 接口一般时序要求
- 5.17 FPD-Link 接口一般时序要求
- 5.18 并行接口一般时序要求
- 5.19 源帧时序要求
- 5.20 同步串行端口接口时序要求
- 5.21 控制器和目标 I2C 接口时序要求
- 5.22 可编程输出时钟时序要求
- 5.23 JTAG 边界扫描接口时序要求（仅限调试）
- 5.24 JTAG ARM 多 ICE 接口时序要求（仅限调试）
- 5.25 多跟踪 ETM 接口时序要求
- 6 详细说明
- 7 应用和实施
- 8 电源相关建议
- 9 布局
- 10器件和文档支持
- 11修订历史记录
- 12机械、封装和可订购信息
9.1.5 V-by-One 接口布局注意事项
DLPC7530 V-by-One SERDES 差分接口波形的质量和时序取决于互连系统的总长度、布线间距、特性阻抗、蚀刻损耗以及接口两侧长度的匹配程度。因此，确保正时序裕度需要注意许多因素。
DLPC7530 I/O 时序参数、V-by-One 发送器时序参数以及这些特定时序要求可在相应的数据表中找到。可通过受控的 PCB 布线对 PCB 布线不匹配问题进行预算并予以解决。表 9-5 中提供了针对 V-by-One 的 PCB 相关要求，可作为客户的切入点。
表 9-5 V-by-One 接口 PBC 相关要求 (1)
| 参数 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|
| 通道内串扰 （VX1_DATAx_P 和 VC1_DATAx_N 之间） | < 1.5 | mVpp | |||
| 通道间串扰 （数据通道对之间） | < 1.5 | mVpp | |||
| 数据通道与其他信号之间的串扰 | < 1.5 | mVpp | |||
| 通道内偏斜 | < 40 | ps | |||
| 通道间偏斜 | < 5 | UI | |||
| 差分阻抗 | 90 | 100 | 110 | Ω | |
(1) 如果使用最小布线宽度和间距来避开控制器焊球区域，在避开后，如果可行，加宽这些宽度和间距是可取的，以达到 100 欧姆目标阻抗（例如，用于减少传输线损耗）。
其他 V-by-One 布局准则：
- 在 PBC 的顶层布线差分信号对，以尽可能减少过孔数量。将必要过孔的数量限制为两个。
- 使用微带线配置在单个接地或电源平面上布线差分信号对。还建议使用接地防护布线。
- 请勿将差分信号对布线到电源或接地平面缝隙上。
- 更大限度地减少每个对以及每个对之间的布线长度不匹配，以满足偏斜要求。
- 确保与差分信号对相关的弯曲角度在 135o 和 225o之间（请参阅图 9-12）。
图 9-12 V-By-One 布线示例