ZHCSS92A September 2024 – October 2024 DLPC8445
PRODUCTION DATA
控制器 DMD 接口支持四个用于数据传输的高速 SubLVDS 仅输出接口、一个用于命令写入事务的单端低速 LVDS 仅输出接口以及四个用于命令读取事务的低速单端输入接口。每个 SubLVDS 端口都支持端口内仅传输完整数据的通道间重映射,但不支持端口之间的重映射。使用此特性时,每个唯一数据通道对只能映射到一个唯一目标数据通道对,并且不支持通道内重映射(即 P 与 N 交换)。此外,也可以交换四个 HS 数据端口。HS CLK 引脚在端口之间不可互换,必须与相应的端口数据通道组合在一起。通道和端口重映射(在闪存中指定)有助于根据需要进行电路板布局布线。所需的 HS 端口数和每个 HS 端口的 HS 通道数取决于 DMD 类型和 DMD 显示分辨率。表 6-9 显示了两个 HS 端口配置的一些重映射示例,相同的规则最多适用于四个 HS 端口。使用所有端口时,它们无需相同的引脚映射。
DLPC8445 和 DLPC8445V 控制器引脚 - 到 DMD 引脚的重映射示例 | DMD 引脚 | |||
---|---|---|---|---|
基线 | 翻转 HS0 180 无翻转 HS1 | 将 HS0 端口交换为 HS1 端口 | 将 HS0 端口交换为 HS1 端口和混合重映射 | |
DMD_HS0_CLK_P DMD_HS0_CLK_N | DMD_HS0_CLK_P DMD_HS0_CLK_N | DMD_HS1_CLK_P DMD_HS1_CLK_N | DMD_HS1_CLK_P DMD_HS1_CLK_N | DCLK_AP DCLK_AN |
DMD_HS0_WDATA0_P DMD_HS0_WDATA0_N | DMD_HS0_WDATA7_P DMD_HS0_WDATA7_N | DMD_HS1_WDATA0_P DMD_HS1_WDATA0_N | DMD_HS1_WDATA2_P DMD_HS1_WDATA2_N | D_AP(0) D_AN(0) |
DMD_HS0_WDATA1_P DMD_HS0_WDATA1_N | DMD_HS0_WDATA6_P DMD_HS0_WDATA6_N | DMD_HS1_WDATA1_P DMD_HS1_WDATA1_N | DMD_HS1_WDATA3_P DMD_HS1_WDATA3_N | D_AP(1) D_AN(1) |
DMD_HS0_WDATA2_P DMD_HS0_WDATA2_N | DMD_HS0_WDATA5_P DMD_HS0_WDATA5_N | DMD_HS1_WDATA2_P DMD_HS1_WDATA2_N | DMD_HS1_WDATA0_P DMD_HS1_WDATA0_N | D_AP(2) D_AN(2) |
DMD_HS0_WDATA3_P DMD_HS0_WDATA3_N | DMD_HS0_WDATA4_P DMD_HS0_WDATA4_N | DMD_HS1_WDATA3_P DMD_HS1_WDATA3_N | DMD_HS1_WDATA1_P DMD_HS1_WDATA1_N | D_AP(3) D_AN(3) |
DMD_HS0_WDATA4_P DMD_HS0_WDATA4_N | DMD_HS0_WDATA3_P DMD_HS0_WDATA3_N | DMD_HS1_WDATA4_P DMD_HS1_WDATA4_N | DMD_HS1_WDATA6_P DMD_HS1_WDATA6_N | D_AP(4) D_AN(4) |
DMD_HS0_WDATA5_P DMD_HS0_WDATA5_N | DMD_HS0_WDATA2_P DMD_HS0_WDATA2_N | DMD_HS1_WDATA5_P DMD_HS1_WDATA5_N | DMD_HS1_WDATA7_P DMD_HS1_WDATA7_N | D_AP(5) D_AN(5) |
DMD_HS0_WDATA6_P DMD_HS0_WDATA6_N | DMD_HS0_WDATA1_P DMD_HS0_WDATA1_N | DMD_HS1_WDATA6_P DMD_HS1_WDATA6_N | DMD_HS1_WDATA4_P DMD_HS1_WDATA4_N | D_AP(6) D_AN(6) |
DMD_HS0_WDATA7_P DMD_HS0_WDATA7_N | DMD_HS0_WDATA0_P DMD_HS0_WDATA0_N | DMD_HS1_WDATA7_P DMD_HS1_WDATA7_N | DMD_HS1_WDATA5_P DMD_HS1_WDATA5_N | D_AP(7) D_AN(7) |
DMD_HS1_CLK_P DMD_HS1_CLK_N | DMD_HS1_CLK_P DMD_HS1_CLK_N | DMD_HS0_CLK_P DMD_HS0_CLK_N | DMD_HS0_CLK_P DMD_HS0_CLK_N | DCLK_BP DCLK_BN |
DMD_HS1_WDATA0_P DMD_HS1_WDATA0_N | DMD_HS1_WDATA0_P DMD_HS1_WDATA0_N | DMD_HS0_WDATA0_P DMD_HS0_WDATA0_N | DMD_HS0_WDATA6_P DMD_HS0_WDATA6_N | D_BP(0) D_BN(0) |
DMD_HS1_WDATA1_P DMD_HS1_WDATA1_N | DMD_HS1_WDATA1_P DMD_HS1_WDATA1_N | DMD_HS0_WDATA1_P DMD_HS0_WDATA1_N | DMD_HS0_WDATA7_P DMD_HS0_WDATA7_N | D_BP(1) D_BN(1) |
DMD_HS1_WDATA2_P DMD_HS1_WDATA2_N | DMD_HS1_WDATA2_P DMD_HS1_WDATA2_N | DMD_HS0_WDATA2_P DMD_HS0_WDATA2_N | DMD_HS0_WDATA4_P DMD_HS0_WDATA4_N | D_BP(2) D_BN(2) |
DMD_HS1_WDATA3_P DMD_HS1_WDATA3_N | DMD_HS1_WDATA3_P DMD_HS1_WDATA3_N | DMD_HS0_WDATA3_P DMD_HS0_WDATA3_N | DMD_HS0_WDATA5_P DMD_HS0_WDATA5_N | D_BP(3) D_BN(3) |
DMD_HS1_WDATA4_P DMD_HS1_WDATA4_N | DMD_HS1_WDATA4_P DMD_HS1_WDATA4_N | DMD_HS0_WDATA4_P DMD_HS0_WDATA4_N | DMD_HS0_WDATA2_P DMD_HS0_WDATA2_N | D_BP(4) D_BN(4) |
DMD_HS1_WDATA5_P DMD_HS1_WDATA5_N | DMD_HS1_WDATA5_P DMD_HS1_WDATA5_N | DMD_HS0_WDATA5_P DMD_HS0_WDATA5_N | DMD_HS0_WDATA3_P DMD_HS0_WDATA3_N | D_BP(5) D_BN(5) |
DMD_HS1_WDATA6_P DMD_HS1_WDATA6_N | DMD_HS1_WDATA6_P DMD_HS1_WDATA6_N | DMD_HS0_WDATA6_P DMD_HS0_WDATA6_N | DMD_HS0_WDATA0_P DMD_HS0_WDATA0_N | D_BP(6) D_BN(6) |
DMD_HS1_WDATA7_P DMD_HS1_WDATA7_N | DMD_HS1_WDATA7_P DMD_HS1_WDATA7_N | DMD_HS0_WDATA7_P DMD_HS0_WDATA7_N | DMD_HS0_WDATA1_P DMD_HS0_WDATA1_N | D_BP(7) D_BN(7) |