ZHCSM98D August 2020 – December 2023 DP83TD510E
PRODUCTION DATA
引脚 | 类型 | 说明 | |
---|---|---|---|
名称 | 编号 | ||
DVDD | 1 | A | 数字电源 1.0V
|
CEXT | 2 | A) | 用于内部 LDO 的外部电容器
|
VDDA | 3 | A | 提供 3.3V 电压以支持 2.4V p2p 和 1V p2p 模式。 提供 1.8V 电压以仅支持 1V p2p 模式。 提供的电压将反映在自动协商基础页的位 13 中,从而能够支持 2.4V p2p 或 1V p2p。 当选择 3.3V 时,0x20E,位 13 = 1。 当选择 1.8V 时,0x20E,位 13 = 0。 确保适当选择 Strap7“Reach Selection”strap,以请求自动协商页中的输出电压电平。 |
TX+ | 4 | A | TX+、TX-:差分发送输出 (PMD):根据为 PHY 选择的配置以及与链路伙伴的自动协商,这些差分输出配置为 2.4V p2p 或 1V p2p 模式。 |
RX+ | 5 | A | Rx+、Rx-:根据为 PHY 选择的配置,这些差分输入会自动配置为接受 2.4V p2p 或 1V p2p 模式。 |
RX- | 6 | A | |
TX- | 7 | A | TX+、TX-:差分发送输出 (PMD):根据为 PHY 选择的配置以及与链路伙伴的自动协商,这些差分输出配置为 2.4V p2p 或 1V p2p 模式。 |
GPIO2 | 8 | Strap | GPIO:该引脚可以通过寄存器配置来配置为多种配置。它具有强制的 PU 或 PD 配置 (strap)。请参阅配置 (Strap) 部分以了解详细信息。 |
XO | 9 | A | 晶体输出:基准时钟输出。XO 引脚仅用于晶振。CMOS 电平振荡器与 XI 相连时,该引脚应悬空。 |
XI/50MHzIn | 10 | A | 晶体/振荡器输入时钟 MII、RMII 主模式:25MHz ±50ppm 容差晶体或振荡器时钟 RMII 从模式:50MHz ±50ppm 容差 CMOS 级振荡器时钟 |
MDIO | 11 | 管理数据 I/O:可由管理站或 PHY 提供的双向管理数据信号。该引脚需要 2.2kΩ - 4.0kΩ 的外部拉电阻。 | |
MDC | 12 | 管理数据时钟:MDIO 串行管理输入/输出数据的同步时钟。该时钟可以与 MAC 发送和接收时钟异步。最大时钟速率为 1.75MHz。 | |
RX_D3 | 13 | Strap | 接收数据:对电缆上接收的符号进行解码并呈现到这些引脚上(与 RX_CLK 的上升沿同步)。当 RX_DV 被置为有效时,这些符号包含有效数据。在 MII 模式下会接收半字节 RX_D[3:0]。在 RMII 模式下会接收 2 位 RX_D[1:0]。 |
RX_D2 | 14 | Strap | |
RX_D1 | 15 | Strap | |
RX_D0 | 16 | Strap | |
VDDIO | 17 | 电源 | I/O 电源:3.3V/2.5V/1.8V。如需了解去耦电容器要求,请参阅“应用”部分中的电源连接图。 |
RX_DV/CRS_DV | 18 | Strap | 接收数据有效:该引脚表示 MII 模式的 RX_D[3:0] 上和 RMII 模式的 RX_D[1:0] 上存在有效数据。在 RMII 模式下,该引脚用作 CRS_DV,并整合了 RMII 载波和接收数据有效指示功能。该引脚可配置为 RX_DV 以使用 strap 或寄存器配置来启用 RMII 中继器模式。 RGMII 模式:RGMII 接收控制:RX_CTRL 将接收数据有效信号与接收错误信号组合在一起。RX_DV 在 RX_CLK 的上升沿出现,RX_ER 在 RX_CLK 的下降沿出现。 |
RX_CLK/50MHz_RMII_M | 19 | MII 接收时钟:MII 接收时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟,该时钟源自接收的数据流。 在 RMII 主模式下,这将提供 50MHz 基准时钟。在 RMII 从模式下,该引脚未被使用,仍然为输入/PD。 RGMII 接收时钟:RGMII 接收时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟,该时钟源自接收数据流。 | |
RX_ER | 20 | Strap | 接收错误:该引脚指示在 MII 和 RMII 模式下接收到的数据包中检测到错误符号。在 MII 模式下,RX_ER 与 RX_CLK 的上升沿同步置为高电平。在 RMII 模式下,RX_ER 与基准时钟的上升沿同步置为高电平。对于每个接收错误,包括空闲期间的错误,RX_ERR 均被置为高电平。 在 RGMII 模式下未使用。 |
PWDN/INT | 21 | 断电(默认)/中断:该引脚的默认功能是断电。要将该引脚配置为中断,需要访问寄存器。在断电功能中,该引脚上的低电平有效信号会将器件置于断电模式。如果该引脚配置为中断引脚,则会在发生中断条件时将该引脚置位为低电平。该引脚具有带弱内部上拉电阻 (9.5kΩ) 的开漏输出。某些应用可能需要外部 PU 电阻。 | |
TX_CLK | 22 | MII 发送时钟:MII 发送时钟在速度为 10Mbps 时提供 2.5MHz 基准时钟。 在 RMII 模式中未使用。 RGMII 发送时钟:该时钟从 MAC 层提供给 PHY。以 10Mbps 速度运行时,该时钟必须为 2.5MHz。 | |
TX_EN | 23 | 发送使能:TX_EN 出现在 TX_CLK 的上升沿。TX_EN 表示在 MII 模式下的 TX_D[3:0] 上和 RMII 模式下的 TX_D[1:0] 上存在有效数据输入。TX_EN 是高电平有效信号。 RGMII 发送控制:TX_CTRL 将发送使能和发送错误信号组合在一起。TX_EN 在 TX_CLK 的上升沿出现,TX_ER 在 TX_CLK 的下降沿出现。 | |
TX_D0 | 24 | 发送数据:在 MII 模式下,从 MAC 接收的发送数据半字节与 TX_CLK 的上升沿同步。在 RMII 主模式下,TX_D[0,1] 与器件的 CLKOUT50M 输出同步 在 RMII 从模式下,TX_D[0,1] 与基准时钟的上升沿同步 | |
TX_D1 | 25 | ||
TX_D2 | 26 | ||
TX_D3 | 27 | ||
LED_2/TX_ER | 28 | Strap | 默认情况下,该引脚用作 LED_2。该引脚也可以配置为 GPIO 或 TX_ER。当链路协商为 10M(短距离)时,LED 亮起。否则,LED 保持熄灭。 |
LED_0 | 29 | Strap | LED:活动指示 LED 除了指示链路状态外,还指示发送和接收活动。当链路正常时,LED 亮起。当发送器或接收器处于活动状态时,LED 将闪烁。通过寄存器配置,该引脚还可用作 GPIO。 |
CLKOUT/LED_1 | 30 | 该引脚默认提供 25MHz 的基准 CLKOUT 为板上的其他模块计时。可以使用 strap 或寄存器配置将该引脚配置为用作 LED_1。当链路协商为 10M(长距离)时,LED 亮起。否则,LED 将保持熄灭。当配置为 CLK_OUT 时,基准时钟不受复位的影响。 | |
RST_N | 31 | RST_N:该引脚是低电平有效复位输入。将该引脚置位为低电平至少 25μs,可强制执行复位过程。启动复位会引起对配置 (strap) 引脚的重新扫描,并会将 PHY 的所有内部寄存器复位为默认值。 | |
GPIO1 | 32 | Strap | 通用输入或输出。 |
引脚编号 | 引脚名称 | 复位状态 | 活动状态(MII 模式) | 活动状态(RMII 主模式) | 活动状态(RMII 从模式) | 活动状态(RGMII 模式) |
---|---|---|---|---|---|---|
1 | DVDD | A | A | A | A | A |
2 | CEXT | A | A | A | A | A) |
3 | VDDA | A | A | A | A | A) |
4 | TX+ | A | A | A | A | A) |
5 | RX+ | A | A | A | A | A) |
6 | RX- | A | A | A | A | A) |
7 | TX- | A | A | A | A | A) |
8 | GPIO2 | I、PD | I、PD | I、PD | I、PD | I、PD |
9 | XO | A |
A |
A |
A |
A) |
10 | XI/50MHzIn | A |
A |
A |
A |
A) |
11 | MDIO | IO | IO | IO | IO | IO |
12 | MDC | I | I | I | I | I |
13 | RX_D3 | I、PD | O、高阻态 | I、PD | I、PD | O、高阻态 |
14 | RX_D2 | I、PD |
O、高阻态 | I、PD | I、PD |
O、高阻态 |
15 | RX_D1 | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
16 | RX_D0 | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
17 | VDDIO | A | A | A | A | A) |
18 | RX_DV/CRS_DV | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
19 | RX_CLK/50MHz)RMII_M | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
20 | RX_ER | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | I、PD |
21 | PWDN/INT | I、PU-9.5KΩ/漏极开路 | I、PU-9.5KΩ/漏极开路 | I、PU-9.5KΩ/漏极开路 | I、PU-9.5KΩ/漏极开路 | I、PU-9.5KΩ/漏极开路 |
22 | TX_CLK | I、PD | O、高阻态 | I、PD | I、PD | I、PD |
23 | TX_EN | I、PD | I、PD | I、PD | I、PD | I、PD |
24 | TX_D0 | I、PD | I、PD | I、PD | I、PD | I、PD |
25 | TX_D1 | I、PD | I、PD | I、PD | I、PD | I、PD |
26 | TX_D2 | I、PD | I、PD | I、PD | I、PD | I、PD |
27 | TX_D3 | I、PD | I、PD | I、PD | I、PD | I、PD |
28 | LED_2/TX_ER | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
29 | LED_0 | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
30 | CLKOUT/LED_1 | I、PD(仅在 POR 时) | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |
31 | RST_N | I、PU | I、PU | I、PU | I、PU | I、PU |
32 | GPIO1 | I、PD | O、高阻态 | O、高阻态 | O、高阻态 | O、高阻态 |