ZHCSNQ7C December 2020 – November 2022 DP83TG720R-Q1
PRODUCTION DATA
- 1 特性
- 2 应用
- 3 说明
- 4 修订历史记录
- 5 器件比较表
- 6 引脚配置和功能
- 7 规格
- 8 详细说明
- 9 应用和实现
- 10电源相关建议
- 11与 TI 的 100BT1 PHY 兼容
- 12布局
- 13器件和文档支持
- 14机械、封装和可订购信息
8.4.8.1 简化千兆位媒体独立接口
DP83TG720R-Q1 也支持 RGMII 2.0 版指定的简化千兆位媒体独立接口 (RGMII)。RGMII 旨在减少连接 MAC 和 PHY 所需的引脚数。为实现这一目标，将对控制信号进行多路复用。时钟的上升沿和下降沿都用于对发送和接收路径中的控制信号引脚进行采样。对于 1Gbps 运行，RX_CLK 和 TX_CLK 都以 125MHz 运行。
表 8-9 中总结了 RGMII 信号。
表 8-9 RGMII 信号
| 功能 | 引脚 |
|---|---|
| 数据信号 | TX_D[3:0] |
| RX_D[3:0] | |
| 控制信号 | TX_CTRL |
| RX_CTRL | |
| 时钟信号 | TX_CLK |
| RX_CLK |
图 8-13 RGMII 连接表 8-10 RGMII 发送编码
| TX_CTRL （正边沿） | TX_CTRL （负边沿） | TX_D[3:0] | 说明 |
|---|---|---|---|
| 0 | 0 | 0000 至 1111 | 正常帧间 |
| 0 | 1 | 0000 至 1111 | 保留 |
| 1 | 0 | 0000 至 1111 | 正常数据发送 |
| 1 | 1 | 0000 至 1111 | 发送错误传播 |
表 8-11 RGMII 接收编码
| RX_CTRL （正边沿） | RX_CTRL （负边沿） | RX_D[3:0] | 说明 |
|---|---|---|---|
| 0 | 0 | 0000 至 1111 | 正常帧间 |
| 0 | 1 | 0000 至 1101 | 保留 |
| 0 | 1 | 1110 | 错误载波指示 |
| 0 | 1 | 1111 | 保留 |
| 1 | 0 | 0000 至 1111 | 正常数据接收 |
| 1 | 1 | 0000 至 1111 | 有错误的数据接收 |
DP83TG720R-Q1 支持带内状态指示，有助于简化链路状态检测。RX_D[3:0] 引脚上的帧间信号如表 8-12 所示。
表 8-12 RGMII 带内状态
| RX_CTRL | RX_D3 | RX_D[2:1] | RX_D0 |
|---|---|---|---|
| 0 注意： 带内状态仅在 RX_CTRL 为低电平时有效 | 双工状态： 0 = 半双工 1 = 全双工 | RX_CLK 时钟速度： 00 = 2.5 MHz 01 = 25 MHz 10 = 125 MHz 11 = 被保留 | 链路状态： 0 = 未建立链路 1 = 已建立有效链路 |
用于千兆位以太网的 RGMII MAC 接口具有严格的时序要求，可满足系统级性能要求。为满足这些时序要求并通过 RGMII 运行不同 MAC，建议在设计 PCB 时考虑以下要求。还建议使用 DP83TG720 IBIS 模型来检查电路板级信号完整性。
RGMII-TX 要求
- RGMII TX 信号应在电路板上布线，控制阻抗为 50Ω +/- 15%。
- 最大布线长度应限制在 5 英寸以内，以便提高信号完整性性能。
- 图 8-14 显示了针对 TX* 信号的 RGMII 接口要求。MAC RGMII 驱动器输出阻抗应为 50Ω +/- 20%。
- 在图 8-14 中 TP2 处，所有 RGMII TX 信号的偏斜都应小于 ±500ps。
- 应通过 IBIS 模型仿真验证图 8-14 中 TP1 和 TP2 处的信号完整性，并确保符合以下要求：
- 在 TP2 处，信号的上升/下降时间应为 1ns，即信号振幅的 20-80%。
- 在 TP2 处，VIH/VIL 电平之间的上升/下降时间应具有单调性。
图 8-14 RGMII TX 要求RGMII-RX 要求
- RGMII RX 信号应在电路板上布线，控制阻抗为 50Ω +/- 15%。
- 最大布线长度应限制在 5 英寸以内，以便提高信号完整性性能。
- 图 8-15 中 TP3/TP4 处不应添加阻尼电阻器，否则会影响 RX 信号的信号完整性。
- 图 8-15 显示了针对 RX* 信号的 RGMII 接口要求。MAC RGMII 驱动器输出阻抗应为 50Ω +/- 20%。
- 应通过 IBIS 模型仿真验证图 8-15 中 TP3 和 TP4 处的信号完整性，并确保符合以下要求：
- 在 TP4 处，信号的上升/下降时间应为 1ns，即信号振幅的 20-80%。
- 在 TP4 处，VIH/VIL 电平之间的上升/下降时间应具有单调性。
图 8-15 RGMII RX 要求注：
- 建议将 RGMII 连接至埋入式布线，从而充分减少 EMC 发射。
- 连接埋入式布线时，过孔放置应尽可能靠近 PHY 和 MAC。