硬件接口包含三个可配置引脚，即 SLEW、OCP 和 VSEL_BK，分别用于控制驱动器输出压摆率、过流保护电平和降压电压。应用设计人员能够利用这些引脚来配置关键器件设置，方法是将每个引脚连接至逻辑高电平或逻辑低电平，将其悬空，或者使用合适的电阻器上拉至逻辑高电平。硬件接口还包含 FAULTZ 开漏引脚，用于报告驱动器故障。

• SLEW 引脚可配置输出电压的压摆率。
• OCP 引脚用于配置过流保护电平。
• VSEL_BK 引脚用于配置降压输出电压电平。
• FAULTZ 引脚用于报告驱动器故障，可通过 I²C 从 ULC 控制器读取。

图 6-2 DRV2911-Q1 硬件接口

图 6-3 展示了四电平输入引脚 SLEW 的结构。OCP 和 VSEL_BK 引脚采用相同的内部结构，但只有两种有效配置。

图 6-3 SLEW 输入引脚结构

图 6-4 展示了逻辑电平引脚 OUTOFF、PWMx 和 RESETZ 的输入结构。输入可以由电压或外部电阻器驱动。建议在器件睡眠模式下将这些引脚置于低电平，以减少通过内部下拉电阻器的漏电流。

图 6-4 逻辑电平输入引脚结构

图 6-5 展示了开漏输出 FAULTZ 的结构。开漏输出需要外部上拉电阻器正常运行。

图 6-5 漏极开路