ZHCSV74 June 2024 DRV2911-Q1
PRODUCTION DATA
如果在任何时候 PVDD 引脚上的输入电源电压降至低于 VUVLO 阈值(PVDD UVLO 下降阈值),则会禁用所有集成式 FET、驱动器电荷泵和数字逻辑控制器,如图 6-18 所示。消除 PVDD 欠压条件后,将恢复正常运行(驱动器运行)。