在向 DRV5013 器件施加 V_CC 之后，必须经过 t_on 后 OUT 引脚才有效。在上电时序期间，输出为高阻抗。会在 t_on 结束时产生图 6-4 和图 6-5 所示的脉冲。该脉冲使主机处理器能够在启动后确定 DRV5013 输出何时有效。所有器件输出版本（AD、AG、BC、FA、ND）的上电时序（包括脉冲）均相同。下面的情形 1、2、3 和 4 展示了非反相输出版本（AD、AG、BC、FA）的有效输出示例。在情形 1（图 6-4）和情形 2（图 6-5）中，定义输出时假定恒定磁通密度 B > B_OP 且 B < B_RP。

图 6-4 情形 1：B > B_OP 时上电

图 6-5 情形 2：B < B_RP 时上电

如果器件在磁通密度 B_RP < B < B_OP 时上电，则器件输出是不确定的，可能是高阻态或被拉至低电平。在上电序列期间，输出保持高阻态，直到 t_on 结束。在 t_on 结束时，会在 OUT 引脚上提供一个脉冲，表示 t_on 已经过去。在 t_on 之后，如果磁通密度发生变化，使得 B_OP < B，则输出被释放。情形 3（图 6-6）和情形 4（图 6-7）展示了该行为的示例。

图 6-6 情形 3：当 B_RP < B < B_OP 时上电，然后 B > B_OP

图 6-7 情形 4：当 B_RP < B < B_OP 时上电，然后 B < B_RP