ZHCSKQ6B July 2020 – June 2021 DRV8106-Q1
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
当 nSLEEP 引脚为逻辑高电平且 DVDD 输入已超过 VDVDD_POR 阈值时,器件将在经过 tWAKE 延迟时间后进入上电待机状态。数字内核和 SPI 通信将处于运行状态,但电荷泵和栅极驱动器将保持禁用状态,直到 PVDD 输入超过 VPVDD_UV 阈值。在这种状态下,可以对 SPI 寄存器进行编程并报告故障,但不能进行栅极驱动器操作。