ZHCSRD8A January   2023  – March 2024 DRV8143-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
    1. 5.1 HW 型号
      1. 5.1.1 VQFN-HR (14) 封装
      2. 5.1.2 HVSSOP (28) 封装
    2. 5.2 SPI 型号
      1. 5.2.1 HVSSOP (28) 封装
      2. 5.2.2 VQFN-HR (14) 封装
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
      1. 6.5.1  电源和初始化
      2. 6.5.2  逻辑 I/O
      3. 6.5.3  SPI I/O
      4. 6.5.4  配置引脚 - 仅限 HW 型号
      5. 6.5.5  功率 FET 参数
      6. 6.5.6  具有高侧再循环的开关参数
      7. 6.5.7  具有低侧再循环的开关参数
      8. 6.5.8  IPROPI 和 ITRIP 调节
      9. 6.5.9  过流保护 (OCP)
      10. 6.5.10 过热保护 (TSD)
      11. 6.5.11 电压监控
      12. 6.5.12 负载监测
      13. 6.5.13 故障重试设置
      14. 6.5.14 瞬态热阻抗和电流能力
    6. 6.6 SPI 时序要求
    7. 6.7 开关波形
      1. 6.7.1 输出开关瞬态
        1. 6.7.1.1 高侧再循环
        2. 6.7.1.2 低侧再循环
      2. 6.7.2 唤醒瞬态
        1. 6.7.2.1 HW 型号
        2. 6.7.2.2 SPI 型号
      3. 6.7.3 故障反应瞬态
        1. 6.7.3.1 重试设置
        2. 6.7.3.2 锁存设置
    8. 6.8 典型特性
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
      1. 7.2.1 HW 型号
      2. 7.2.2 SPI 型号
    3. 7.3 特性说明
      1. 7.3.1 外部元件
        1. 7.3.1.1 HW 型号
        2. 7.3.1.2 SPI 型号
      2. 7.3.2 电桥控制
        1. 7.3.2.1 寄存器 - 引脚控制 - 仅限 SPI 型号
      3. 7.3.3 器件配置
        1. 7.3.3.1 压摆率 (SR)
        2. 7.3.3.2 IPROPI
        3. 7.3.3.3 ITRIP 调节
        4. 7.3.3.4 DIAG
          1. 7.3.3.4.1 HW 型号
          2. 7.3.3.4.2 SPI 型号
      4. 7.3.4 保护和诊断
        1. 7.3.4.1 过流保护 (OCP)
        2. 7.3.4.2 过热保护 (TSD)
        3. 7.3.4.3 关断状态诊断 (OLP)
        4. 7.3.4.4 导通状态诊断 (OLA) - 仅限 SPI 型号
        5. 7.3.4.5 VM 过压监视器
        6. 7.3.4.6 VM 欠压监视器
        7. 7.3.4.7 电荷泵欠压监控
        8. 7.3.4.8 上电复位 (POR)
        9. 7.3.4.9 事件优先级
    4. 7.4 编程 - 仅限 SPI 型号
      1. 7.4.1 SPI 接口
      2. 7.4.2 标准帧
      3. 7.4.3 用于多个外设的 SPI 接口
        1. 7.4.3.1 用于多个外设的菊花链帧
  9. 寄存器映射 - 仅限 SPI 型号
    1. 8.1 用户寄存器
  10. 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 负载概要
    2. 9.2 典型应用
      1. 9.2.1 HW 型号
      2. 9.2.2 SPI 型号
    3. 9.3 电源相关建议
      1. 9.3.1 确定大容量电容器的大小
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 社区资源
    4. 10.4 商标
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电桥控制

DRV814x-Q1 系列器件通过引脚 DRVOFF 和 IN 提供简单的双引脚输出控制。

输入端可接受 100% 或 PWM 驱动模式的静态或脉宽调制 (PWM) 电压信号。可以在应用 VM 之前为器件输入引脚供电。默认情况下,nSLEEP 和 DRVOFF 引脚分别具有内部下拉和上拉电阻器,以确保没有输入时输出为高阻态。IN 引脚还具有内部下拉电阻器。

在开关半桥上的高侧和低侧 FET 之间转换时,该器件会自动生成所需的最佳死区时间。该时序基于内部 FET 栅源电压反馈。无需外部时序。该方案确保了具有最短的死区时间,同时保证没有击穿电流。
注:
  1. SPI 型号还通过 SPI_IN 寄存器位提供额外的控制。请参阅寄存器 - 引脚控制
  2. 对于 SPI (P) 型号,请忽略控制表中的 nSLEEP 列,因为没有 nSLEEP 引脚。在内部,始终是 nSLEEP = 1。当 VDD > VDDPOR 电平时,控制表有效。

下表展示了桥接控制的逻辑表。有关负载说明,请参阅负载概要一节

表 7-3 控制表
nSLEEP DRVOFF IN OUT IPROPI 器件状态
0 X X 高阻态 无电流 休眠
1 1 0 高阻态 无电流 待机
1 1 1 请参考关断状态诊断 无电流 待机
1 0 0 L 无电流 运行中
1 0 1 H(3) ISNS(1) 运行中
器件拉电流 (VM → OUTx → Load)
如果启用内部 ITRIP 调节并达到 ITRIP 电平,则 OUTx 在固定时间内强制为“L”