ZHCSRD9A January 2023 – March 2024 DRV8144-Q1
PRODUCTION DATA
7.3.3.3 ITRIP 调节
该器件提供可选的内部负载电流调节功能，其使用固定 TOFF 时间法。这是通过将 IPROPI 引脚上的电压与由 ITRIP 设置确定的基准电压进行比较来完成的。TOFF 时间固定对于 HW 型号为 30µs，而对于使用 CONFIG3 寄存器中的 TOFF_SEL 位的 SPI 型号，该时间配置在 20µs 到 50µs 之间。
启用后，ITRIP 调节仅在启用 HS FET 并且可以进行电流检测时才起作用。在这种情况下，当 IPROPI 引脚上的电压超过 ITRIP 设置的基准电压时，内部电流调节环路会强制执行以下操作：
- OUT = L，TOFF 时间固定
注： 用户输入始终优先于内部控制。这意味着如果输入在 TOFF 时间内发生变化，则 TOFF 时间的剩余部分将被忽略，输出将按照命令跟随输入。
图 7-3 ITRIP 实施通过以下公式设置电流限值：
方程式 2. ITRIP regulation level = (VITRIP / RIPROPI) X AIPROPI
图 7-4 固定 TOFF ITRIP 电流调节在输出转换期间，ITRIP 比较器输出 (ITRIP_CMP) 会被忽略，以避免由于负载电容的电流尖峰而误触发比较器输出。此外，在从低侧再循环转换的情况下，需要额外的消隐时间 tBLANK，以便使检测环路在 ITRIP 比较器输出有效之前趋于稳定。
ITRIP 是 HW 型号的 6 级设置。SPI 型号提供了另外两种设置。下表对此进行了总结：
表 7-5 ITRIP 表
| ITRIP 引脚 | S_ITRIP 寄存器位 | VITRIP [V] |
|---|---|---|
| RLVL1OF6 | 3'b000 | 禁用调节 |
| RLVL2OF6 | 3'b001 | 1.18 |
| 不可用 | 3'b010 | 1.41 |
| 不可用 | 3'b011 | 1.65 |
| RLVL3OF6 | 3'b100 | 1.98 |
| RLVL4OF6 | 3'b101 | 2.31 |
| RLVL5OF6 | 3'b110 | 2.64 |
| RLVL6OF6 | 3'b111 | 2.97 |
在 HW 型号的器件中，ITRIP 引脚的更改是透明的，并且更改会立即反映出来。
在 SPI 型号的器件中，只要 SPI 通信可用，就可以通过写入 S_ITRIP 位随时更改 ITRIP 设置。此更改会立即反映在器件行为中。
仅限 SPI 型号 - 如果达到 ITRIP 调节电平，则设置 STATUS1 寄存器中的 ITRIP_CMP 位。没有 nFAULT 引脚指示。可以使用 CLR_FLT 命令清除该位。
注： 如果应用需要线性 ITRIP 控制，并且步长超出器件提供的选择范围，则可以使用外部 DAC 强制施加 IPROPI 电阻器底部的电压，而不是将其端接至 GND。进行这种修改后，可以通过外部 DAC 设置来控制 ITRIP 电流，如下所示：
方程式 3. ITRIP regulation level = [(VITRIP - VDAC) / RIPROPI] X AIPROPI