ZHCSWC4A May   2024  – July 2024 DRV8161 , DRV8162

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 1pkg 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 栅极驱动器
        1. 7.3.1.1 PWM 控制模式
          1. 7.3.1.1.1 2 引脚 PWM 模式
          2. 7.3.1.1.2 1 引脚 PWM 模式（仅为预发布状态）
          3. 7.3.1.1.3 独立 PWM 模式
        2. 7.3.1.2 栅极驱动架构
          1. 7.3.1.2.1 涓流电荷泵 (TCP)
          2. 7.3.1.2.2 死区时间和跨导保护（击穿保护）
      2. 7.3.2 引脚图
        1. 7.3.2.1 四电平输入引脚 (CSAGAIN)
        2. 7.3.2.2 数字输出 nFAULT（DRV8162、DRV8162L）
        3. 7.3.2.3 数字输入输出 nFAULT/nDRVOFF (DRV8161)
        4. 7.3.2.4 多电平输入（IDRIVE1 和 IDRIVE2）
        5. 7.3.2.5 多电平数字输入 (VDSLVL)
        6. 7.3.2.6 多电平数字输入 DT/MODE
      3. 7.3.3 低侧电流检测放大器
        1. 7.3.3.1 双向电流检测操作
      4. 7.3.4 栅极驱动器关断序列 (nDRVOFF)
        1. 7.3.4.1 nDRVOFF 诊断
      5. 7.3.5 栅极驱动器保护电路
        1. 7.3.5.1 GVDD 欠压锁定 (GVDD_UV)
        2. 7.3.5.2 MOSFET VDS 过流保护 (VDS_OCP)
        3. 7.3.5.3 热关断 (OTSD)
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 DRV8161 的典型应用
      2. 8.2.2 DRV8162 和 DRV8162L 的典型应用
      3. 8.2.3 外部组件
  10. 9 布局
    1. 9.1 布局指南
  11. 10器件和文档支持
    1. 10.1 器件支持
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 社区资源
    5. 10.5 商标
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.1 布局指南

  • 更大限度地缩短 GH、SH、GL 和 SL 布线的长度和减小阻抗。使用尽可能少的过孔来更大限度地减小寄生电感。此外，还建议在从器件引脚引开后尽快增加这些布线的宽度，以便尽可能减小寄生电阻。
  • 使自举电容器 CBST 靠近其各自的引脚
  • 使 GVDD 电容器保持靠近 GVDD 引脚
  • 使 VDRAIN 电容器保持靠近 VDRAIN 引脚，以便为电荷泵提供稳定的开关电流。
  • 需要额外的大容量电容来旁路掉外部 MOSFET 上的大电流路径。放置此大容量电容时应做到尽可能缩短通过外部 MOSFET 的大电流路径的长度。连接金属走线应尽可能宽，并具有许多连接 PCB 层的过孔。这些做法尽可能地减小了电感并使大容量电容器提供高电流。
  • 将 SL 引脚连接到 MOSFET 源极，而不是直接连接到 GND，从而实现精确的 VDS 检测。
  • 仅 DRV8161：从检测电阻到器件，以并联方式为 SN/SP 引脚布线。将滤波元件放置在靠近器件引脚的位置，以便尽可能减少后置滤波器噪声耦合。确保 SN/SP 与 GND 平面保持分离，以便实现出色的 CSA 精度。
  • 硬件接口电阻器 RIDRIVE1、RIDRIVE2、RVDSLVL、RDTMODE 和 RCSAGAIN 应尽可能靠近器件引脚放置。
  • 尽量减少并行布线，从而减少从潜在噪声源到任何噪声敏感器件信号的噪声耦合。噪声敏感型信号包括多电平硬件接口引脚 IDRIVE1、IDRIVE2、VDSLVL、DTMODE 和 CSAGAIN，以及电流检测放大器输出 SO。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |