ZHCSWC4A May   2024  – July 2024 DRV8161 , DRV8162

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 1pkg 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 栅极驱动器
        1. 7.3.1.1 PWM 控制模式
          1. 7.3.1.1.1 2 引脚 PWM 模式
          2. 7.3.1.1.2 1 引脚 PWM 模式(仅为预发布状态)
          3. 7.3.1.1.3 独立 PWM 模式
        2. 7.3.1.2 栅极驱动架构
          1. 7.3.1.2.1 涓流电荷泵 (TCP)
          2. 7.3.1.2.2 死区时间和跨导保护(击穿保护)
      2. 7.3.2 引脚图
        1. 7.3.2.1 四电平输入引脚 (CSAGAIN)
        2. 7.3.2.2 数字输出 nFAULT(DRV8162、DRV8162L)
        3. 7.3.2.3 数字输入输出 nFAULT/nDRVOFF (DRV8161)
        4. 7.3.2.4 多电平输入(IDRIVE1 和 IDRIVE2)
        5. 7.3.2.5 多电平数字输入 (VDSLVL)
        6. 7.3.2.6 多电平数字输入 DT/MODE
      3. 7.3.3 低侧电流检测放大器
        1. 7.3.3.1 双向电流检测操作
      4. 7.3.4 栅极驱动器关断序列 (nDRVOFF)
        1. 7.3.4.1 nDRVOFF 诊断
      5. 7.3.5 栅极驱动器保护电路
        1. 7.3.5.1 GVDD 欠压锁定 (GVDD_UV)
        2. 7.3.5.2 MOSFET VDS 过流保护 (VDS_OCP)
        3. 7.3.5.3 热关断 (OTSD)
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 DRV8161 的典型应用
      2. 8.2.2 DRV8162 和 DRV8162L 的典型应用
      3. 8.2.3 外部组件
  10. 布局
    1. 9.1 布局指南
  11. 10器件和文档支持
    1. 10.1 器件支持
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 社区资源
    5. 10.5 商标
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

多电平数字输入 DT/MODE

图 7-9 展示了硬件接口配置的多电平输入引脚 DT/MODE 的结构。可以通过连接到 GND 的外部电阻器 RDTMODE 来设置输入。CDTMODE 是可选的,有助于降低 GND 噪声的影响。如表 7-6 所示,配置击穿功能、死区时间插入和 PWM 控制模式。在器件上电时锁存 LEVEL0、1、2、3 和 LEVEL5 的信息。

DRV8161 DRV8162 DT/MODE 引脚结构图 7-14 DT/MODE 引脚结构
表 7-6 DT/MODE 表
DT/MODE (RDTMODE) 击穿保护 死区时间插入 (tDEAD) PWM 控制模式
LEVEL5(引脚悬空) 启用 禁用 2 引脚 PWM
LEVEL4 - 线性 (10KΩ - 1MΩ) 保留。
LEVEL3 (3.3KΩ) 启用 启用 (370ns) 2 引脚 PWM
LEVEL2 (1.3KΩ) 启用 启用 (100ns) 2 引脚 PWM
LEVEL1 (470Ω) 启用 启用 (20ns) 2 引脚 PWM
LEVEL0(短接至 GND) 禁用 禁用 独立 PWM