ZHCSWC4A May 2024 – July 2024 DRV8161 , DRV8162
ADVANCE INFORMATION
7.3.2.5 多电平数字输入 (VDSLVL)
可使用 VDSLVL 引脚来配置 DRV816x 的 VDS 监控阈值电平。该引脚可以设置 8 个电平（LEVEL0 至 LEVEL7），在 VDSLVL 和 GND 之间连接外部电阻器。通过表 7-5 确定 7 个阈值电平。如图 7-13 所示，如果将一个数字脉冲应用于 VDSLVL 引脚，则可提供额外 6 个阈值电平。如果 VDSLVL 引脚断开，则禁用 VDS 监控功能。在器件上电时锁存 VDS 监控阈值信息。
图 7-12 VDSLVL 输入脉冲时序图
图 7-13 VDSLVL 的多电平数字输入表 7-5 VDS 阈值电平选择表
| VDSLVL 输入引脚 (RVDSLVL) | VDS 监控阈值 | |
|---|---|---|
| LEVELx-0（未检测到脉冲） | LEVELx-1（检测到一个脉冲） | |
| LEVEL7（开路） | 禁用 | 禁用 |
| LEVEL6（130KΩ 典型值） | 2V | 1.5V |
| LEVEL5（62KΩ 典型值） | 1V | 0.9V |
| LEVEL4（27KΩ 典型值） | 0.8V | 0.7V |
| LEVEL3（12KΩ 典型值） | 0.6V | 0.5V |
| LEVEL2（5.6KΩ 典型值） | 0.4V | 0.3V |
| LEVEL1（2KΩ 典型值） | 0.2V | 0.15V |
| LEVEL0（短接至 GND） | 0.1V | 不可用 |