ZHCSWC4A May   2024  – July 2024 DRV8161 , DRV8162

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 1pkg 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 栅极驱动器
        1. 7.3.1.1 PWM 控制模式
          1. 7.3.1.1.1 2 引脚 PWM 模式
          2. 7.3.1.1.2 1 引脚 PWM 模式(仅为预发布状态)
          3. 7.3.1.1.3 独立 PWM 模式
        2. 7.3.1.2 栅极驱动架构
          1. 7.3.1.2.1 涓流电荷泵 (TCP)
          2. 7.3.1.2.2 死区时间和跨导保护(击穿保护)
      2. 7.3.2 引脚图
        1. 7.3.2.1 四电平输入引脚 (CSAGAIN)
        2. 7.3.2.2 数字输出 nFAULT(DRV8162、DRV8162L)
        3. 7.3.2.3 数字输入输出 nFAULT/nDRVOFF (DRV8161)
        4. 7.3.2.4 多电平输入(IDRIVE1 和 IDRIVE2)
        5. 7.3.2.5 多电平数字输入 (VDSLVL)
        6. 7.3.2.6 多电平数字输入 DT/MODE
      3. 7.3.3 低侧电流检测放大器
        1. 7.3.3.1 双向电流检测操作
      4. 7.3.4 栅极驱动器关断序列 (nDRVOFF)
        1. 7.3.4.1 nDRVOFF 诊断
      5. 7.3.5 栅极驱动器保护电路
        1. 7.3.5.1 GVDD 欠压锁定 (GVDD_UV)
        2. 7.3.5.2 MOSFET VDS 过流保护 (VDS_OCP)
        3. 7.3.5.3 热关断 (OTSD)
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 DRV8161 的典型应用
      2. 8.2.2 DRV8162 和 DRV8162L 的典型应用
      3. 8.2.3 外部组件
  10. 布局
    1. 9.1 布局指南
  11. 10器件和文档支持
    1. 10.1 器件支持
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 社区资源
    5. 10.5 商标
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

GVDD 欠压锁定 (GVDD_UV)

在任何时候,如果 GVDD 引脚上的电压降至低于 VGVDD_UV 阈值电压的抗尖峰脉冲时间长于 tGVDD_UV_DG,则器件会检测到 GVDD 欠压事件。在检测到 GVDD_UV 欠压事件后,所有栅极驱动器输出都被驱动为低电平以禁用外部 MOSFET,电荷泵会被禁用,并且 nFAULT 引脚拉至低电平。清除 GVDD_UV 条件后,nFAULT 会变为高电平。