ZHCSXG9 September   2024 DRV81620-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
      1. 6.5.1 SPI 时序要求
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制引脚
        1. 7.3.1.1 输入引脚
        2. 7.3.1.2 nSLEEP 引脚
      2. 7.3.2 电源
        1. 7.3.2.1 运行模式
          1. 7.3.2.1.1 上电
          2. 7.3.2.1.2 睡眠模式
          3. 7.3.2.1.3 空闲模式
          4. 7.3.2.1.4 工作模式
          5. 7.3.2.1.5 跛行回家模式
        2. 7.3.2.2 复位条件
      3. 7.3.3 功率级
        1. 7.3.3.1 开关电阻性负载
        2. 7.3.3.2 电感式输出钳位
        3. 7.3.3.3 最大负载电感
        4. 7.3.3.4 反向电流行为
        5. 7.3.3.5 并联开关通道
        6. 7.3.3.6 灯泡浪涌模式 (BIM)
        7. 7.3.3.7 集成 PWM 发生器
      4. 7.3.4 保护和诊断
        1. 7.3.4.1 VM 欠压
        2. 7.3.4.2 过流保护
        3. 7.3.4.3 过热保护
        4. 7.3.4.4 过热警告
        5. 7.3.4.5 跛行回家模式下的过热和过流保护
        6. 7.3.4.6 反极性保护
        7. 7.3.4.7 过压保护
        8. 7.3.4.8 输出状态监控
        9. 7.3.4.9 开启状态下提供开路负载检测
          1. 7.3.4.9.1 开启时的开路负载 - 直接通道诊断
          2. 7.3.4.9.2 开启时的开路负载 - 诊断回路
          3. 7.3.4.9.3 OLON 位
      5. 7.3.5 SPI 通信
        1. 7.3.5.1 SPI 信号说明
          1. 7.3.5.1.1 片选 (nSCS)
            1. 7.3.5.1.1.1 逻辑高电平到逻辑低电平转换
            2. 7.3.5.1.1.2 逻辑低电平到逻辑高电平转换
          2. 7.3.5.1.2 串行时钟 (SCLK)
          3. 7.3.5.1.3 串行数据输入 (SDI)
          4. 7.3.5.1.4 串行数据输出 (SDO)
        2. 7.3.5.2 菊花链功能
        3. 7.3.5.3 SPI 协议
        4. 7.3.5.4 SPI 寄存器
          1. 7.3.5.4.1  标准诊断寄存器
          2. 7.3.5.4.2  输出控制寄存器
          3. 7.3.5.4.3  灯泡浪涌模式寄存器
          4. 7.3.5.4.4  输入 0 映射寄存器
          5. 7.3.5.4.5  输入 1 映射寄存器
          6. 7.3.5.4.6  输入状态监控寄存器
          7. 7.3.5.4.7  开路负载电流控制寄存器
          8. 7.3.5.4.8  输出状态监控寄存器
          9. 7.3.5.4.9  开启时开路负载寄存器
          10. 7.3.5.4.10 EN_OLON 寄存器
          11. 7.3.5.4.11 配置寄存器
          12. 7.3.5.4.12 输出清除锁存寄存器
          13. 7.3.5.4.13 FPWM 寄存器
          14. 7.3.5.4.14 PWM0 配置寄存器
          15. 7.3.5.4.15 PWM1 配置寄存器
          16. 7.3.5.4.16 PWM_OUT 寄存器
          17. 7.3.5.4.17 MAP_PWM 寄存器
          18. 7.3.5.4.18 配置 2 寄存器
  9. 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 建议的外部元件
    2. 8.2 布局
      1. 8.2.1 布局指南
      2. 8.2.2 封装尺寸兼容性
  10. 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

输出状态监控

该器件将每个通道 VDS 与 VOSM(对于低侧开关配置中使用的自动可配置通道),VOUT_S 与 VOSM(对于高侧开关配置中使用的自动可配置通道),VOUT 与 VOSM(对于高侧通道)进行比较,并相应地设置相应的 OSMx 位。每次读取 OSM 寄存器时,这些位将更新。

  • VDS < VOSM → OSMx = 1b(低侧开关配置)

  • VOUT_S > VOSM → OSMx = 1b(自动可配置通道用作高侧)

可通过编程 IOLx 位来启用与电源开关并联的诊断电流 IOL,它可用于关闭时开路负载检测。每个通道都具有其专用的诊断电流源。如果启用了诊断电流 IOL,或者通道更改了状态(打开 → 关闭或关闭 → 打开),则需要等待 tOSM 时间后才能进行可靠诊断。启用 IOL 电流源会增加器件的电流消耗。即使检测到开路负载,通道也不会锁闭。

请查看图 7-16 中的时序概览(IOLx 的值是指正常运行且正确连接到负载的通道)。

DRV81620-Q1 输出状态监控时序图 7-16 输出状态监控时序

当 VM = VM_NOR 且 VDD ≥ VDD_UVLO 时,输出状态监视诊断可用。

由于输出状态监控会实时检查输出端的电压电平,因此对于关闭时开路负载诊断,需要将 OSM 寄存器的读取与通道的关闭状态同步。

下图显示了如何在概念级别实现输出状态监控。

DRV81620-Q1 输出状态监控 - 自动可配置通道为高侧图 7-17 输出状态监控 - 自动可配置通道为高侧
DRV81620-Q1 输出状态监控 - 自动可配置通道为低侧图 7-18 输出状态监控 - 自动可配置通道为低侧
DRV81620-Q1 输出状态监控 - 高侧通道图 7-19 输出状态监控 - 高侧通道

在标准诊断中,位 OLOFF 表示所有处于关闭状态且激活了相应电流源 IOL 的通道的所有 OSMx 位的 OR 组合。

当 DISOL 位为 1b 时,可以通过禁用所有 IOL 电流源来禁用开路负载检测。