ZHCSVS7 April 2024 DRV8215
PRODUCTION DATA
每当 VCC 电源电压降至低于 UVLO 下降阈值电压 VUVLO 时,器件中的所有电路都会被禁用,输出 FET 被禁用,所有内部逻辑被复位,nFAULT 被拉低。
该器件允许 VM 电源电压一直降至 0V。当 VCC 电压升至高于 VUVLO 上升阈值时,将恢复正常运行,如图 7-14 所示。表 7-20 总结了器件进入 UVLO 时的条件。
一旦 VCC 超过 UVLO 阈值,NPOR 位就会复位并锁存为低电平。
NPOR 会保持复位状态,直到通过 CLR_FLT 位清零为止。
上电后,一旦发出 CLR_FLT 命令,NPOR 就会自动锁存为高电平。
VVM | VVCC | 器件响应 | IPROPI |
---|---|---|---|
0V 至 VVM_MAX | <1.65V | UVLO | 不可用 |
0V 至 VVM_MAX | >1.65V | 正常运行 | 适用于 VVM > 1.65V 的情况 |