ZHCSVR5 March 2023 DRV8329-Q1
PRODUCTION DATA
名称 | 引脚编号 | 类型(1) | 说明 | |
---|---|---|---|---|
DRV8329 | ||||
NC | 1 | — | 无连接。 | |
NC | 2 | — | 无连接。 | |
NC | 3 | — | 无连接。 | |
GND | 4 | PWR | 器件接地。有关连接的建议,请参阅节 8.4.1。 | |
PVDD | 5 | PWR | 栅极驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 X5R 或 X7R、0.1µF、额定电压 >2x PVDD、容值 >10uF 的陶瓷局部电容器。TI 建议电容器的额定电压至少是引脚正常工作电压的两倍。 | |
NC | 6 | — | 无连接。 | |
CPL | 7 | PWR | 电荷泵开关节点。在 CPH 引脚和 CPL 引脚之间连接一个 X5R 或 X7R、额定电压为 PVDD 的陶瓷电容器。TI 建议电容器的额定电压至少是引脚正常工作电压的两倍。 | |
CPH | 8 | PWR | ||
GVDD | 9 | PWR-O | 栅极驱动器电源输出。在 GVDD 和 GND 引脚之间连接一个 X5R 或 X7R、额定电压为 30V、容值 ≥ 10uF 的陶瓷局部电容器。TI 建议使用 >10x CBSTx 的电容值和至少两倍于引脚正常工作电压的额定电压。 | |
BSTA | 10 | O | 自举输出引脚。在 BSTA 和 SHA 之间连接一个 X5R 或 X7R、1µF、25V 的陶瓷电容器 | |
SHA | 11 | I/O | 高侧源极引脚。连接到高侧功率 MOSFET 源极。该引脚是 VDS 监视器的输入和高侧栅极驱动器灌电流的输出。 | |
GHA | 12 | O | 高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。 | |
GLA | 13 | O | 低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。 | |
BSTB | 14 | O | 自举输出引脚。在 BSTB 和 SHB 之间连接一个 X5R 或 X7R、1µF、25V 的陶瓷电容器。 | |
SHB | 15 | I/O | 高侧源极引脚。连接到高侧功率 MOSFET 源极。该引脚是 VDS 监视器的输入和高侧栅极驱动器灌电流的输出。 | |
GHB | 16 | O | 高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。 | |
GLB | 17 | O | 低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。 | |
BSTC | 18 | O | 自举输出引脚。在 BSTC 和 SHC 之间连接一个 X5R 或 X7R、1µF、25V 的陶瓷电容器。 | |
SHC | 19 | I/O | 高侧源极引脚。连接到高侧功率 MOSFET 源极。该引脚是 VDS 监视器的输入和高侧栅极驱动器灌电流的输出。 | |
GHC | 20 | O | 高侧栅极驱动器输出。连接到高侧功率 MOSFET 的栅极。 | |
GLC | 21 | O | 低侧栅极驱动器输出。连接到低侧功率 MOSFET 的栅极。 | |
LSS | 22 | PWR | 低侧源极引脚,连接此处外部低侧 MOSFET 的所有源极。该引脚是低侧栅极驱动器的灌电流路径,并用作监测低侧 MOSFET VDS 电压和 VSEN_OCP 电压的输入。 | |
SP | 23 | I | 电流分流放大器输入。连接到低侧功率 MOSFET 源极和电流分流电阻器的高侧。 | |
SN | 24 | I | 电流检测放大器输入。连接到电流分流电阻的低侧。 | |
DRVOFF | 25 | I | 独立驱动器关断路径。通过将栅极驱动器置于下拉状态,将 DRVOFF 拉高可关断所有外部 MOSFET。该信号绕过并覆盖 DRV8329 的数字内核。 | |
AGND | 26 | PWR | 器件模拟接地。有关连接的建议,请参阅节 8.4.1。 | |
AVDD | 27 | PWR-O | 3.3V 稳压器输出。在 AVDD 和 AGND 引脚之间连接一个 X5R 或 X7R、1µF、>6.3V 的陶瓷电容器。该稳压器可从外部拉取高达 80mA 的电流。TI 建议电容器的额定电压至少是引脚正常工作电压的两倍。 | |
INHC | 28 | I | C 相的高侧栅极驱动器控制输入。该引脚控制高侧 FET 的输出。 | |
INHB | 29 | I | B 相的高侧栅极驱动器控制输入。该引脚控制高侧 FET 的输出。 | |
INHA | 30 | I | A 相的高侧栅极驱动器控制输入。该引脚控制高侧 FET 的输出。 | |
INLC | 31 | I | C 相的低侧栅极驱动器控制输入。该引脚控制低侧 FET 的输出。 | |
INLB | 32 | I | B 相的低侧栅极驱动器控制输入。该引脚控制低侧 FET 的输出。 | |
INLA | 33 | I | A 相的低侧栅极驱动器控制输入。该引脚控制低侧 FET 的输出。 | |
CSAGAIN | 34 | I | 电流检测放大器的增益设置。该引脚是由外部电阻器设置的 4 电平输入引脚。有关更多信息,请参阅节 7.3.4。 | |
nSLEEP | 35 | I | 睡眠模式进入引脚。当该引脚被拉至逻辑低电平时,器件进入低功耗睡眠模式。可以使用一个 1µs 至 1.2µs 的低电平脉冲来复位故障条件,而不进入睡眠模式。 | |
nFAULT | 36 | OD | 故障指示灯输出。该引脚在发生故障期间被拉至逻辑低电平,并且需要使用一个连接到 3.3V 至 5.0V 电压的外部上拉电阻器。 | |
VDSLVL | 37 | I | VDS 监测跳闸点设置。连接 0.1V 至 2.5V 的模拟电平输入,以便设置 VDS 监测跳闸点,从而实现 MOSFET 过流保护。有关更多信息,请参阅节 8.2.1.1.7。 | |
CSAREF | 38 | I | 电流检测放大器基准。在 CSAREF 和 AGND 引脚之间连接一个 X5R 或 X7R、0.1µF、6.3V 的陶瓷电容器。 | |
SO | 39 | O | 电流检测放大器输出。支持容性负载或低通滤波器(串联电阻器和电容器至 AGND) | |
DT | 40 | I | 栅极驱动器死区时间设置。在 DT 和 AGND 之间连接一个值介于 10kΩ 与 390kΩ 之间的电阻,以在 100ns 至 2000ns 之间调节死区时间。如果引脚悬空或连接到 AGND,则会插入固定为 55ns 的死区时间。 | |
散热焊盘 | PWR | 必须连接到 GND |