ZHCSX84 October 2024 DRV8376
ADVANCE INFORMATION
如果在任何时候 VM 引脚上的输入电源电压降至低于 VUVLO 阈值(VM UVLO 下降阈值),所有集成式 FET、驱动器电荷泵和数字逻辑控制器都会被禁用,如图 7-35 所示。消除 VM 欠压条件后,将恢复正常运行(驱动器运行)。一旦器件假定 VM,器件状态 (DEV_STS) 寄存器中的 RESET 位就会锁存为高电平。RESET 位保持高电平状态,直到通过 CLR_FLT 位或 nSLEEP 引脚复位脉冲 (tRST) 将其清除为止。