ZHCSMN6C May 2020 – July 2022 DRV8424 , DRV8425
PRODUCTION DATA
必须将 DRV8424/25 的 ENABLE 引脚设置为 Hi-Z(高阻抗),才能选择锁存关断模式。在此模式下,OTSD 事件后将会禁用相关输出并将 nFAULT 引脚驱动为低电平。结温降至过热阈值限值减去迟滞 (TOTSD – THYS_OTSD) 所得的值以下后,器件会在应用 nSLEEP 复位脉冲或功率循环后恢复正常运行。