ZHCSN95A August 2022 – December 2022 DRV8452
PRODUCTION DATA
都会禁用所有输出（高阻态）
电荷泵会被禁用
nFAULT 被驱动为低电平
当 VM 电压恢复至 UVLO 上升阈值电压以上时，将恢复正常运行（电机驱动器和电荷泵）。
使用 SPI 接口工作时，如果 VM 引脚上的电压降至 UVLO 下降阈值电压以下，但高于 VRST 或 VCC UVLO（如图 7-40 所示）：
可进行 SPI 通信且器件的数字内核有效
FAULT 和 UVLO 位被设定为 1b
nFAULT 引脚被驱动为低电平
在这种情况下，如果 VM 电压恢复到 UVLO 上升阈值电压以上：
nFAULT 引脚被释放（被上拉至外部电压）
FAULT 位变为 0b
UVLO 位保持锁存为 1b，直到通过 CLR_FLT 位或 nSLEEP 复位脉冲将其清除为止。
不支持 SPI 通信，数字内核关断
FAULT 和 UVLO 位为 0b
nFAULT 引脚处于高电平
数字内核变为有效
UVLO 位保持在 0b
FAULT 位设为 1b
nFAULT 引脚被拉至低电平。
当 VM 电压超过 VM UVLO 上升阈值时
FAULT 位变为 0b
UVLO 位保持在 0b
nFAULT 引脚被拉高。